| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-28 13:50 A Dynamically Configurable NoC Test Access Mechanism ○Takieddine Sbiai・Kazuteru Namba・Hideo Ito（Chiba Univ.）  VLD2011-60 DC2011-36 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | When designing a system on chip (SoC), a test access mechanism (TAM) is required to deliver test data and to collect test responses form cores under test (CUT). To facilitate the network on chip (NoC) testing, test engineers frequently focuses on reusing the NoC as TAM, in which, communication infrastructure (routers, interconnection links, protocols…) is reused as TAM. While NoC reuse as TAM can achieve a low area overhead, test scheduling is a difficult issue, due to the fact that test data is exchanged in packets. Based on this drawback, this paper presents a new dynamically configurable NoC TAM. On the one hand it could be considered as a NoC reuse as TAM because of using the already existing communication infrastructure. On the other hand, it can be configured as traditional TAM architecture, in which CUTs are directly connected to the automated test equipment (ATE) just like in traditional SoC testing. This configurability allows us to have the granularity of the traditional TAM which facilitate test scheduling, and the advantages of the NoC communication infrastructure, which gives us the possibility of parallel testing, low area overhead and usage of the functional NoC frequencies. The proposed TAM is then compared to a conventional NoC reuse as TAM methods and a TAM architecture named T2-TAM using two ITC’02 benchmark circuits. The presented results show a test time reduction between 17% and 55% while imposing a 9.6% area overhead. | |
| キーワード | （和） | / / / / / / / |
| （英） | NoC / Test Access Mechanism / NoC reuse as TAM / Dynamically configured TAM / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 325, DC2011-36, pp. 49-54, 2011年11月. | |
| 資料番号 | DC2011-36 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-60 DC2011-36 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Dynamically Configurable NoC Test Access Mechanism |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / NoC |
| キーワード(2)（和/英） | / Test Access Mechanism |
| キーワード(3)（和/英） | / NoC reuse as TAM |
| キーワード(4)（和/英） | / Dynamically configured TAM |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | タキディン スベイ / Takieddine Sbiai / タキディン スベイ |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 難波 一輝 / Kazuteru Namba / ナンバ カズテル |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 伊藤 秀男 / Hideo Ito / イトウ ヒデオ |
| 第3著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-28 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2011-60, DC2011-36 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]