| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-25 10:00 WEBアプリに用いるFPGA用IP：TCP/IP回路 ○藤田琴子・ベルグシュタイン ナダヴ・田向 権・関根優年（東京農工大）  VLD2011-91 CPSY2011-54 RECONF2011-50 |
|
| 抄録 | （和） | インターネット接続機能を有する組込みアプリケーションではTCP/IP の実装が不可欠である．しかしながら，組込みCPU を用いたソフトウェア実装は性能面で問題があり，専用LSI による実現は柔軟性に欠ける．そこで本論文では，FPGA TCP/IP スタックを提案する．TCP/IP をハードウェア化し，WEB ハード・ソフトアプリと直結して動作させる．先行研究に加え，ICMP とTCP のオプションであるMSS，ウィンドウスケール，タイムスタンプを実装した．低スペックCPU 搭載端末での動作実験で理論値100Mbps に対して約95Mbps の実効性能を得た．また，動画像圧縮伸張回路と組合わせたWEB ストリーミングのデモンストレーションを行ったところ，CPU 使用率ほぼ0 パーセントでVGA フルカラー画像を約20fps で処理できた．類似の機能を持つソフトウェアに対して約30 倍の処理速度を達成した． |
| （英） | The implementation of TCP/IP is required for various embedded applications to connect into the Internet. However, software implementation with embedded CPU lacks the performance of processing speed and ASIC implementation is less in exibility. In this paper, we propose an FPGA TCP/IP Stack. The hardware implementation of TCP/IP is directly connected to WEB application. In addition to previous works, we implement ICMP and TCP option including MSS, Window Scale and TimeStamp. Experimental results show that the proposed FPGA TCP/IP Stack achieves 95 Mbps actual performance, while the theoretical performance is 100 Mbps. Moreover, a WEB streaming demonstration system, which is constructed with the FPGA TCP/IP Stack and a circuit of video compression and extension, proceses the image (VGA Full color) about 20fps and achieves 30 times improvement in calculation speed over the existing similar software implementation. |
|
| キーワード | （和） | TCP/IP / TOE / hw/sw 複合体 / FPGA / WEBアプリケーション / / / |
| （英） | TCP/IP / TOE / hw/sw complex system / FPGA / WEB application / / / | |
| 文献情報 | 信学技報, vol. 111, no. 397, VLD2011-91, pp. 1-6, 2012年1月. | |
| 資料番号 | VLD2011-91 | |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-91 CPSY2011-54 RECONF2011-50 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2012-01-25 - 2012-01-26 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | 「FPGA応用および一般」 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | WEBアプリに用いるFPGA用IP：TCP/IP回路 |
| サブタイトル（和） | |
| タイトル（英） | Hardware TCP/IP Stack FPGA IP Core for Accelerating WEB Applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | TCP/IP / TCP/IP |
| キーワード(2)（和/英） | TOE / TOE |
| キーワード(3)（和/英） | hw/sw 複合体 / hw/sw complex system |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | WEBアプリケーション / WEB application |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 藤田 琴子 / Kotoko Fujita / フジタ コトコ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | ベルグシュタイン ナダヴ / Nadav Bergstein / ベルグシュタイン ナダヴ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第3著者 氏名（和/英/ヨミ） | 田向 権 / Hakaru Tamukoh / タムコウ ハカル |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第4著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第4著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-25 10:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-91, CPSY2011-54, RECONF2011-50 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.397(VLD), no.398(CPSY), no.399(RECONF) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]