| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-26 14:20 3次元FPGAアレイHPCシステムへの数値演算回路の実装評価 ○高橋健一・黎 江・集 祐介・嶋崎俊輔・田向 権・関根優年（東京農工大）  VLD2011-115 CPSY2011-78 RECONF2011-74 |
|
| 抄録 | （和） | 近年，大規模コンピューティングはますます幅広い分野に利用されるようになり，柔軟性と低消費電力が求められている．これらの要求に対して，我々は3次元FPGAアレイを用いたHPCシステムを提案している．3次元FPGAアレイは，3次元方向に外部通信端子を持つ小型FPGAカードを複数枚接続することで構築される．演算規模に合わせ必要なFPGAカードを増減させることでスケーラブルな処理を可能である．このシステムにポアソン方程式及び移流方程式の数値演算回路を実装し，演算性能，消費電力における他のHPCアーキテクチャとの比較評価を行なった． |
| （英） | In recent years, High Performance Computing (HPC) is increasingly used in various fields. HPC systems require both the flexibility and the low power consumption. In order to realize these requests, we have proposed a HPC system using a three-dimensional FPGA-Array. The 3D FPGA-Array is constructed by connecting small FPGA cards equip with three-dimensional I/O directions. It is possible to change its scale (i.e. number of FPGA cards) depending on the amount of calculation. In this paper, we implement a numerical circuit of Poisson's equation and Advection equation into the system, and discuss the performance. | |
| キーワード | （和） | FPGAアレイ / Reconfigurable HPC / 数値演算回路 / / / / / |
| （英） | FPGA-Array / Reconfigurable HPC / Numerical Circuit / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 397, VLD2011-115, pp. 141-146, 2012年1月. | |
| 資料番号 | VLD2011-115 | |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-115 CPSY2011-78 RECONF2011-74 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2012-01-25 - 2012-01-26 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | 「FPGA応用および一般」 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元FPGAアレイHPCシステムへの数値演算回路の実装評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Numerical Circuit on 3D FPGA-Array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGAアレイ / FPGA-Array |
| キーワード(2)（和/英） | Reconfigurable HPC / Reconfigurable HPC |
| キーワード(3)（和/英） | 数値演算回路 / Numerical Circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高橋 健一 / Kenichi Takahashi / タカハシ ケンイチ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 黎 江 / Jiang Li / リー ジャン |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第3著者 氏名（和/英/ヨミ） | 集 祐介 / Yusuke Atsumari / アツマリ ユウスケ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第4著者 氏名（和/英/ヨミ） | 嶋崎 俊輔 / Shunsuke Shimazaki / シマザキ シュンスケ |
| 第4著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第5著者 氏名（和/英/ヨミ） | 田向 権 / Hakaru Tamukoh / タムコウ ハカル |
| 第5著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第6著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第6著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-26 14:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-115, CPSY2011-78, RECONF2011-74 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.397(VLD), no.398(CPSY), no.399(RECONF) |
| ページ範囲 | pp.141-146 |
| ページ数 | 6 |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]