| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-01-26 12:40 CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討 ○西川尚紀・岩井啓輔・黒川恭一（防衛大）  VLD2011-112 CPSY2011-75 RECONF2011-71 |
|
| 抄録 | （和） | 暗号化によるデータ保護の重要性が日々増している現状において，導入コストを抑えた高速暗号処理を実現する手段の1 つとして，GPGPU による並列処理が注目されている．一方で，現実に利用されているブロック暗号は多数に渡る．そのため，プログラマは暗号のGPGPU 実装を行う際，各暗号と実装対象のGPU に対し，反復実験によって最適化せざるを得ない問題に悩まされている．しかしこれまでに，AES を主としてCUDA 実装の研究が盛んに行われており，更にAES だけではなく，他の共通鍵ブロック暗号に対してもその実装手法が確立されてきている．これらの共通鍵ブロック暗号のアルゴリズムは，メモリに格納されたテーブルへのアクセスや，整数または論理演算といった単純な要素のみで構成されており，それぞれのアルゴリズムごとに似た構造を持つ．そこで，これらの暗号に共通した処理をいくつかのグループに分類し，それぞれの計算時間を前もって取得することにより，各共通鍵ブロック暗号のアルゴリズムをCUDA 実装したときの性能を予測できる可能性がある．本稿では，CUDA 実装する共通鍵ブロック暗号の性能予測モデルの実現可能性について検討した結果を報告する． |
| （英） | As the data protection with encryption becomes important day by day, the encryption processing using GPGPU has been noticed as one of the mothods to realize high-speed data protection technology. On the other hand, block ciphers in widespeaded use are not a single but so many algorithms. Therefore, in the case of implementation of these ciphers, programmers are forced to experiment repetitively to seek the best solution. Fortunately, in recent days, the reserach about implementation of symmetric block ciphers on CUDA has been popular, and then the effective implementation method have been established. The algorighm of symmetric block ciphers are consisted of such simple factors as table accesses, or integer or logical operations. Therefore, the performance of each symmetric block cipher on CUDA might be predictable if the culculation times of these factors are previously obtained. This paper presents the feasibility of performance predication model of symmetric block ciphers on CUDA. |
|
| キーワード | （和） | GPGPU / CUDA / 共通鍵ブロック暗号 / 性能予測 / / / / |
| （英） | GPGPU / CUDA / Symmetric Block Cipher / Performance prediction / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 398, CPSY2011-75, pp. 123-128, 2012年1月. | |
| 資料番号 | CPSY2011-75 | |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-112 CPSY2011-75 RECONF2011-71 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2012-01-25 - 2012-01-26 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | 「FPGA応用および一般」 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2012-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討 |
| サブタイトル（和） | |
| タイトル（英） | Discussion of Performance Prediction Model for Symmetric Block Ciphers on CUDA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | GPGPU / GPGPU |
| キーワード(2)（和/英） | CUDA / CUDA |
| キーワード(3)（和/英） | 共通鍵ブロック暗号 / Symmetric Block Cipher |
| キーワード(4)（和/英） | 性能予測 / Performance prediction |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 西川 尚紀 / Naoki Nishikawa / |
| 第1著者 所属（和/英） | 防衛大学校 (略称： 防衛大) National Defense Academy (略称： NDA) |
| 第2著者 氏名（和/英/ヨミ） | 岩井 啓輔 / Keisuke Iwai / |
| 第2著者 所属（和/英） | 防衛大学校 (略称： 防衛大) National Defense Academy (略称： NDA) |
| 第3著者 氏名（和/英/ヨミ） | 黒川 恭一 / Takakazu Kurokawa / |
| 第3著者 所属（和/英） | 防衛大学校 (略称： 防衛大) National Defense Academy (略称： NDA) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-01-26 12:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | VLD2011-112, CPSY2011-75, RECONF2011-71 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.397(VLD), no.398(CPSY), no.399(RECONF) |
| ページ範囲 | pp.123-128 |
| ページ数 | 6 |
| 発行日 | 2012-01-18 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]