| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-03-07 16:05 パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化 ○三橋 遼・工藤 優・太田雄也・宇佐美公良（芝浦工大）  VLD2011-144 |
|
| 抄録 | （和） | リークエネルギーを低減する技術の一つであるパワーゲーティング(PG)は、挿入するパワースイッチ(PS)の閾値にリークエネルギーの低減効果が大きく依存する。本研究ではサブスレッショルド回路においてリークエネルギーを低減することを目標とし、サブスレッショルド回路におけるPG方式を検討した。またPSのみに基板電圧を印可することでのリークエネルギーの低減効果を検証し、評価した。その結果、サブスレッショルド回路においては低閾値PSを挿入しPSのみに基板電圧を印可することにより、PGのみの回路と比較して最大で約90%のリークエネルギー低減効果が得られることがわかった。 |
| （英） | Power Gating (PG) is one of the technologies for reducing leakage energy. The effectiveness of leakage energy reduction of this technology depends on threshold voltage a inserted Power Switch (PS). This research aims to reduce leakage energy on sub-threshold circuit and for examine PG system on sub-threshold circuit. Moreover, the reduction effect of the leakage energy of applying body-bias to PS was verified and evaluated. As a result, inserting low threshold voltage PS in a sub-threshold circuit, and applying the body-bias only to PS showed that about 90% of leakage energy reduction effect was obtained at the maximum as compared with the circuit of only PG. | |
| キーワード | （和） | パワーゲーティング / 基板バイアス / 低消費電力 / / / / / |
| （英） | Power Gating / Body-BIAS / Low Power Technique / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 450, VLD2011-144, pp. 145-150, 2012年3月. | |
| 資料番号 | VLD2011-144 | |
| 発行日 | 2012-02-28 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-144 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2012-03-06 - 2012-03-07 |
| 開催地（和） | ビーコンプラザ |
| 開催地（英） | B-con Plaza |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Methodologies for System-on-a-chip |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化 |
| サブタイトル（和） | |
| タイトル（英） | Leakage Energy Reduction of Sub-Threshold Circuits by Body Bias Control for Power Switch |
| サブタイトル（英） | |
| キーワード(1)（和/英） | パワーゲーティング / Power Gating |
| キーワード(2)（和/英） | 基板バイアス / Body-BIAS |
| キーワード(3)（和/英） | 低消費電力 / Low Power Technique |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 三橋 遼 / Ryo Mitsuhashi / ミツハシ リョウ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 工藤 優 / Masaru Kudo / クドウ マサル |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 太田 雄也 / Yuya Ohta / オオタ ユウヤ |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-03-07 16:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-144 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.450 |
| ページ範囲 | pp.145-150 |
| ページ数 | 6 |
| 発行日 | 2012-02-28 (VLD) |
[研究会発表申込システムのトップページに戻る]