講演抄録/キーワード |
講演名 |
2012-03-07 09:15
NBTIを考慮した電源配線最適化の一手法 ○長田賢明・福井正博(立命館大)・築山修治(中大) VLD2011-132 |
抄録 |
(和) |
LSIの微細化・高集積化技術の進展に伴い, LSIの信頼性問題であるNBTI (負バイアス温度不安定性)によるタイミング劣化やエレクトロマイグレーションなどが懸念されている.NBTIとは,温度およびSiに依存してタイミング劣化が起こる現象である.NBTIによるタイミング劣化は回路の設計が将来的に小さくなるにつれ,顕在化すると予想される.従来では,IRドロップやエレクトロマイグレーションを最適化の設計指標として扱う最適化手法は提案されていたが,NBTIによるタイミング劣化は考慮されていなかった.そこで,本稿では特にNBTIに焦点を当て, 製造5年, 10年後のNTBIによるタイミング劣化を考慮した高信頼電源配線最適化手法を提案する. |
(英) |
With the advent of super deep submicron age and high integration, the circuit was concerned about the impact of timing degradation by Negative bias temperature instability (NBTI) and EM which is a reliability problem of LSI. NBTI is a phenomenon in which the performance of a transistor deteriorates depending on the temperature and the transistor switching frequency. In the manufacturing process generations, it will be expected that timing degradation by NBTI becomes non-ignorable. Conventionally, power grid optimization algorithms has been proposed by IR drop and EM as their object function. This paper proposes a high reliable power grid optimization technique in which timing degradation by NTBI of after-manufacture five or ten years is taken into consideration. |
キーワード |
(和) |
NBTI / タイミング劣化 / 電源配線最適化 / リスク関数 / / / / |
(英) |
NBTI / timing degradation / power grid optimization / risk function / / / / |
文献情報 |
信学技報, vol. 111, no. 450, VLD2011-132, pp. 73-78, 2012年3月. |
資料番号 |
VLD2011-132 |
発行日 |
2012-02-28 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2011-132 |
研究会情報 |
研究会 |
VLD |
開催期間 |
2012-03-06 - 2012-03-07 |
開催地(和) |
ビーコンプラザ |
開催地(英) |
B-con Plaza |
テーマ(和) |
システムオンシリコンを支える設計技術 |
テーマ(英) |
Design Methodologies for System-on-a-chip |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2012-03-VLD |
本文の言語 |
日本語 |
タイトル(和) |
NBTIを考慮した電源配線最適化の一手法 |
サブタイトル(和) |
|
タイトル(英) |
A Power Grid Optimization Algorithm Considering by NBTI |
サブタイトル(英) |
|
キーワード(1)(和/英) |
NBTI / NBTI |
キーワード(2)(和/英) |
タイミング劣化 / timing degradation |
キーワード(3)(和/英) |
電源配線最適化 / power grid optimization |
キーワード(4)(和/英) |
リスク関数 / risk function |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
長田 賢明 / Yoriaki Nagata / ナガタ ヨリアキ |
第1著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第2著者 氏名(和/英/ヨミ) |
福井 正博 / Masahiro Fukui / フクイ マサヒロ |
第2著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第3著者 氏名(和/英/ヨミ) |
築山 修治 / Shuji Tsukiyama / ツキヤマ シュウジ |
第3著者 所属(和/英) |
中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2012-03-07 09:15:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2011-132 |
巻番号(vol) |
vol.111 |
号番号(no) |
no.450 |
ページ範囲 |
pp.73-78 |
ページ数 |
6 |
発行日 |
2012-02-28 (VLD) |