お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-04-20 15:10
デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価
吉川薫平佐々木悠太神戸大)・市川浩司デンソー)・永田 真神戸大/JSTEMCJ2012-7
抄録 (和) 近年,LSIシステムの動作における雑音環境の悪化が進んでおり,システムにおける雑音対策やEMC対策が重要となっている.
これにより,製造されるLSIシステムの動作保証や性能保証のため,電源雑音の総合的な評価手法や,設計段階での電源雑音対策が求められている.
本稿では,32bitプロセッサ搭載チップを対象として,オンチップ・オンボード電源雑音の統合評価手法及びLSI・パッケージ・ボードを統合した協調解析モデルを提案する.
オンチップ電源雑音評価にはオンチップモニタ回路を使用し,リアルタイムでの電源雑音検出を行った.オンボード電源雑音評価には磁界プローブを用い,電源電流の周波数成分評価を行った.
これらの評価手法による電源雑音の測定結果と協調解析モデルによる解析結果の比較検討により,LSI内部で発生する雑音およびボード上に漏洩する雑音の評価・解析に提案手法が有効であることを示した. 
(英) In recent LSI system designs, noise environment of LSI system is getting worse.
Therefore proper noise oriented design is required for fulfilling the EMC regulation .
To achieve the lower production cost, and shorter time to market,
power noise countermeasure in early design phase is essential.
This paper proposes an evaluation method and LSI-package-board co-simulation model of on-chip and on-board power noise in CMOS digital circuit.
On-chip power noise is measured by on-chip monitor circuit, and on-board power noise is measured by using a Magnetic probe.
Comparing the on-chip and on-board power noise measurement results and simulated results,
we can get the accurate framework of LSI-package-board co-design.
キーワード (和) 電源雑音 / 雑音解析 / 磁界プローブ / 電磁環境両立性 / 協調解析 / / /  
(英) power noise / noise simulation / Magnetic Probe / EMC / co-design / / /  
文献情報 信学技報, vol. 112, no. 12, EMCJ2012-7, pp. 37-42, 2012年4月.
資料番号 EMCJ2012-7 
発行日 2012-04-13 (EMCJ) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード EMCJ2012-7

研究会情報
研究会 EMCJ  
開催期間 2012-04-20 - 2012-04-20 
開催地(和) 金沢大学角間キャンパス 
開催地(英) Kanazawa Univ. 
テーマ(和) EMC, 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 EMCJ 
会議コード 2012-04-EMCJ 
本文の言語 日本語 
タイトル(和) デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価 
サブタイトル(和)  
タイトル(英) Integrated evaluation of on-board and on-chip power noise measurement results in digital LSI 
サブタイトル(英)  
キーワード(1)(和/英) 電源雑音 / power noise  
キーワード(2)(和/英) 雑音解析 / noise simulation  
キーワード(3)(和/英) 磁界プローブ / Magnetic Probe  
キーワード(4)(和/英) 電磁環境両立性 / EMC  
キーワード(5)(和/英) 協調解析 / co-design  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 吉川 薫平 / Kumpei Yoshikawa / ヨシカワ クンペイ
第1著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第2著者 氏名(和/英/ヨミ) 佐々木 悠太 / Yuta Sasaki / ササキ ユウタ
第2著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第3著者 氏名(和/英/ヨミ) 市川 浩司 / Kouji Ichikawa / イチカワ コウジ
第3著者 所属(和/英) 株式会社デンソー (略称: デンソー)
DENSO CORPORATION (略称: DENSO)
第4著者 氏名(和/英/ヨミ) 永田 真 / Makoto Nagata / ナガタ マコト
第4著者 所属(和/英) 神戸大学 (略称: 神戸大/JST)
Kobe University (略称: Kobe Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-04-20 15:10:00 
発表時間 25分 
申込先研究会 EMCJ 
資料番号 EMCJ2012-7 
巻番号(vol) vol.112 
号番号(no) no.12 
ページ範囲 pp.37-42 
ページ数
発行日 2012-04-13 (EMCJ) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会