講演抄録/キーワード |
講演名 |
2012-05-29 16:45
高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価 ○石田薫史・柴田誠也・安藤友樹・本田晋也・高田広章・枝廣正人(名大) RECONF2012-14 |
抄録 |
(和) |
SoCの専用ハードウェアの代替技術として注目を集める再構成技術の性能を確かめるため,動的再構成ハードウェアであるSTPエンジンおよび静的再構成ハードウェアであるFPGAの比較を行った.
比較のために両ハードウェアにC言語で記述されたAESおよびADPCMのアプリケーションを高位合成を用いて実装した.
実装にはそれぞれのハードウェアで同じ高位合成ツールを利用した統合開発環境を用いた.
比較には面積,状態数,サイクル数,周波数,実行時間の5点に着目し,STPとFPGAの性能について評価を行った. |
(英) |
Reconfigurable techniques are attracting attention as an alternative to dedicated hardware of SoC.
We have evaluated FPGA and STP engine in order to confirm their performance
whether they can substitute the dedicated hardware of SoC.
We selected AES and ADPCM applications to compare the performance of FPGA and
STP engine.
The applications were synthesized with the same behavioral synthesis tools.
Then, we implemented them onto FPGA and STP engine using the integrated
development environments.
For the evaluation, we compared them in terms of hardware area, the number of
states, the number of cycles, frequency, and execution time. |
キーワード |
(和) |
高位合成 / 動的再構成 / FPGA / / / / / |
(英) |
behavioral synthesis / dynamically reconfigurable system / FPGA / / / / / |
文献情報 |
信学技報, vol. 112, no. 70, RECONF2012-14, pp. 77-82, 2012年5月. |
資料番号 |
RECONF2012-14 |
発行日 |
2012-05-22 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2012-14 |