| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-05-30 14:55 HDRアーキテクチャを対象とした高速かつ効率的な複数電源電圧指向の高位合成手法 ○阿部晋矢・柳澤政生・戸川 望（早大）  VLD2012-2 |
|
| 抄録 | （和） | 高集積，高機能なLSI 加工技術の出現により，エネルギー効率と配線遅延を意識したLSI 設計が求められる．低電力化技術の1 つである複数電源電圧は，設計の上位工程で意識するほど効果が高い．また，設計の下位工程であるフロアプランまで意識し，配線遅延の影響を考えた高位合成が必要となっている．複数電源電圧と配線遅延を高位合成に統合するプラットフォームとしてHDR アーキテクチャが提案された．本稿では，HDR アーキテクチャを対象に高速かつ効率的な複数電源電圧指向の高位合成を提案する．高速かつ効率的に解を得るため，「高収束な面積見積もり」と「フロアプラン指向ハドル合成」を提案する．「高収束な面積見積もり」は，従来手法において収束の妨げとなっていた反復中の面積の振動を削減する．「フロアプラン指向ハドル合成」は，ハドルに所属する演算器をフロアプランと同時に決定することで効率的にハドルの構成を決定する．計算機実験結果より提案手法は従来手法と比較し，約40% 実行時間が削減された． |
| （英） | HDR architecture has been proposed as a platform that integrates energy-efficiency and interconnection delays into high-level synthesis. In this paper, we propose new multiple-supply-voltages aware high-speed and highefficiency high-level synthesis for HDR architectures. We propose two new techniques, “virtual area estimation” and “floorplanning directed huddling”, and integrate them into an HDR architecture synthesis algorithm. “Virtual area estimation” reduces huddles’ area oscillating during iterations, which impedes convergence of conventional methods. “Floorplanning directed huddling” determines huddle structure effectively by resolving floorplanning and functional unit assignment inside huddles at the same time. Experimental results show that our algorithm achieves about 40% run-time-saving compared with the conventional methods. | |
| キーワード | （和） | 高位合成 / 低消費電力 / 配線遅延 / / / / / |
| （英） | high-level synthesis / energy-efficient / low-power / interconnection delay / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 71, VLD2012-2, pp. 7-12, 2012年5月. | |
| 資料番号 | VLD2012-2 | |
| 発行日 | 2012-05-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-2 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD |
| 開催期間 | 2012-05-30 - 2012-05-31 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-05-SLDM-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | HDRアーキテクチャを対象とした高速かつ効率的な複数電源電圧指向の高位合成手法 |
| サブタイトル（和） | |
| タイトル（英） | Multiple supply voltages aware high-speed and high-efficient high-level synthesis for HDR architectures |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | 低消費電力 / energy-efficient |
| キーワード(3)（和/英） | 配線遅延 / low-power |
| キーワード(4)（和/英） | / interconnection delay |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 阿部 晋矢 / Shin-ya Abe / アベ シンヤ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-05-30 14:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-2 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.71 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2012-05-23 (VLD) |
[研究会発表申込システムのトップページに戻る]