| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-07-19 11:35 SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計 ○成瀬遥平（京大）・鬼頭信貴（中京大）・高木直史（京大）  SCE2012-12 |
|
| 抄録 | （和） | 単一磁束量子(SFQ)回路は，低消費電力性，高速性に優れ，次世代デバイスとして実用化されることが期待されている． SFQ回路を用いた演算器は，主として1bitずつデータを処理していくビットシリアル方式に基づいて設計されていた． しかし，ビットシリアル方式はデータのビット数に反比例してスループットが悪化するという問題がある． 本報告では，2bitずつ処理する2ビット・ビットスライス方式に基づいた浮動小数点乗算器の構成法を示した． 各精度におけるビットシリアル浮動小数点乗算器と2ビット・ビットスライス浮動小数点乗算器の性能をゲートレベルで見積り比較した． これに基づき，SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器を設計し，接合数50531，遅延時間7849psを得た． |
| （英） | Single flux quantum (SFQ) circuits are expected as next-generation circuits. Arithmetic circuits using SFQ circuits have been designed based on bit-serial structure. When the bit width of input data increases, the number of cycles for input data increases. In this report, we propose a floating-point multiplier operating based on bit-slice architecture. We design a 2bit bit-slice floating-point multiplier and bit-serial floating-point multiplier at gate level and conpare the performances of them respectively. We design a 2bit bit-slice half-precision floating-point multiplier. The number of junctions and delay time are 50531 and 7849ps. |
|
| キーワード | （和） | SFQ回路 / 超伝導単一磁束量子回路 / 乗算器 / ビットスライス / 浮動小数点乗算器 / / / |
| （英） | SFQ circuit / Single Flux Quantum circuit / multiplier / bit-slice / floating-point multiplier / / / | |
| 文献情報 | 信学技報, vol. 112, no. 138, SCE2012-12, pp. 19-23, 2012年7月. | |
| 資料番号 | SCE2012-12 | |
| 発行日 | 2012-07-12 (SCE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SCE2012-12 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2012-07-19 - 2012-07-19 |
| 開催地（和） | 機械振興会館地下3階1号室 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 信号処理基盤技術及びその応用、一般 |
| テーマ（英） | Signal processing technologies and their applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2012-07-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of a 2bit Bit-Slice Half-Precision Floating-Point Multiplier Using SFQ Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | 超伝導単一磁束量子回路 / Single Flux Quantum circuit |
| キーワード(3)（和/英） | 乗算器 / multiplier |
| キーワード(4)（和/英） | ビットスライス / bit-slice |
| キーワード(5)（和/英） | 浮動小数点乗算器 / floating-point multiplier |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 成瀬 遥平 / Yohei Naruse / ナルセ ヨウヘイ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ |
| 第2著者 所属（和/英） | 中京大学 (略称： 中京大) Chukyo University (略称： Chukyo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-07-19 11:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2012-12 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.138 |
| ページ範囲 | pp.19-23 |
| ページ数 | 5 |
| 発行日 | 2012-07-12 (SCE) |
[研究会発表申込システムのトップページに戻る]