講演抄録/キーワード |
講演名 |
2012-07-19 11:10
SFQ回路を用いたビットスライス浮動小数点加算器 ○大桃由紀雄・成瀬遥平(京大)・鬼頭信貴(中京大)・高木直史・高木一義(京大) SCE2012-11 エレソ技報アーカイブへのリンク:SCE2012-11 |
抄録 |
(和) |
単一磁束量子(SFQ)回路は低消費電力性,高速動作性に優れる.
現在,高性能コンピュータ用のSFQによる実現に適した演算アクセラレータとして大規模再構成可能データパス(LSRDP)が提案されている.
SFQ LSRDP用の演算器はビットシリアル方式を用いているが,ビットシリアル演算器は入力データのビット長が大きくなるほど動作クロック数が増大しスループットが低下する.
本報告ではビットスライス浮動小数点加算器を提案する.ビットスライス浮動小数点加算器では科学技術計算で利用される精度の高い演算を,ビットシリアル浮動小数点加算器より少ないクロック数で実行できる.
提案する\(k\)ビット・ビットスライス浮動小数点加算器では,入力データに基数\(2^k\)の浮動小数点フォーマットを用いる.
\(k\)ビット・ビットスライス浮動小数点加算器はビットシリアル浮動小数点加算器と比べ,ハードウェア量が若干増加するものの,動作クロック数をおよそ\(1/k\)に削減でき,スループットがおよそ\(k\)倍になると期待できる. |
(英) |
Single Flux Quantum (SFQ) circuits operate at high-speed with low-power consumption.
A Large-Scale Reconfigurable Data Path (LSRDP) is proposed as an accelerator of a high-performance computer.
The previously proposed floating-point arithmetic units (FPUs) for SFQ-LSRDP are based on the bit-serial architecture.
For accomplishing an operation on long-bit data, bit-serial FPUs take a lot of clock cycles, and their throughputs are low.
In this report, we propose bit-slice floating-point adders (FPAs).
For a \(k\)-bit bit-slice FPA, we employ a radix-\(2^k\) floating-point number format.
Compared to the bit-serial FPA, a \(k\)-bit bit-slice FPA takes about \(1/k\) number clock cycles with slightly larger hardware, and its throughput is expected to be \(k\) times higher. |
キーワード |
(和) |
SFQ回路 / 浮動小数点加算器 / ビットスライス / / / / / |
(英) |
SFQ Circuit / Floating Point Adder / Bit-Slice / / / / / |
文献情報 |
信学技報, vol. 112, no. 138, SCE2012-11, pp. 13-17, 2012年7月. |
資料番号 |
SCE2012-11 |
発行日 |
2012-07-12 (SCE) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SCE2012-11 エレソ技報アーカイブへのリンク:SCE2012-11 |