| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-08-03 16:20 タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC ○関本竜太・志方 明・吉岡健太郎・黒田忠広・石黒仁揮（慶大）  SDM2012-88 ICD2012-56 エレソ技報アーカイブへのリンク：SDM2012-88 ICD2012-56 |
|
| 抄録 | （和） | 本研究では、最適タイミング非同期クロック生成器を搭載した、超低電圧・超低消費電力の逐次比較型(Successive Approximation Register; SAR)アナログデジタル変換器(Analog to Digital Converter)を提案する。クロック生成器の遅延量をキャリブレーションすることで、DACセトリングの待ち時間がデバイスミスマッチに合わせて最適化される。チップは40nmのCMOSプロセスを用いて試作し、2.048MS/sにおいて有効ビット数(Effective Number of Bits; ENOB) 7.5-bit、FoM (Figure of Merit) 8.75fJ/conv.を達成した。 |
| （英） | This paper presents an ultra low power and low voltage successive approximation register (SAR) analog to digital converter (ADC) that uses an adaptive timing optimized asynchronous clock generator. By calibrating the delay time of the clock generator, the DAC settling time is optimized to counter the device mismatch. Test chip has been fabricated in 40nm standard CMOS process and achieved 7.5-ENOB (Effective Number of Bits) and figure of merit (FoM) of 8.75-fJ/conversion-step with 2.048MS/s. | |
| キーワード | （和） | 超低電圧 / 超低消費電力 / SAR / ADC / / / / |
| （英） | ultra low voltage / ultra low power / SAR / ADC / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 170, ICD2012-56, pp. 139-144, 2012年8月. | |
| 資料番号 | ICD2012-56 | |
| 発行日 | 2012-07-26 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2012-88 ICD2012-56 エレソ技報アーカイブへのリンク：SDM2012-88 ICD2012-56 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2012-08-02 - 2012-08-03 |
| 開催地（和） | 札幌市男女共同参画センター |
| 開催地（英） | Sapporo Center for Gender Equality, Sapporo, Hokkaido |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Low-power, low-voltage device and circuit technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2012-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC |
| サブタイトル（和） | |
| タイトル（英） | A 40nm Ultra Low Voltage SAR ADC with Timing Optimized Asynchronous Clock Generator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 超低電圧 / ultra low voltage |
| キーワード(2)（和/英） | 超低消費電力 / ultra low power |
| キーワード(3)（和/英） | SAR / SAR |
| キーワード(4)（和/英） | ADC / ADC |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 関本 竜太 / Ryota Sekimoto / セキモト リョウタ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 志方 明 / Akira Shikata / シカタ アキラ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 吉岡 健太郎 / Kentaro Yoshioka / ヨシオカ ケンタロウ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 黒田 忠広 / Tadahiro Kuroda / クロダ タダヒロ |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 石黒 仁揮 / Hiroki Ishikuro / イシクロ ヒロキ |
| 第5著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-08-03 16:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2012-88, ICD2012-56 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.169(SDM), no.170(ICD) |
| ページ範囲 | pp.139-144 |
| ページ数 | 6 |
| 発行日 | 2012-07-26 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]