| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-27 10:55 再構成可能なリアルタイムビジョンアーキテクチャのFPGAへの実装 ○平岩丈治・天野英晴（慶大）  CPSY2012-54 |
|
| 抄録 | （和） | 本論文では、組込みビジョンシステム専用のリアルタイム動画処理アーキテクチャのFPGAへの実装について述べる。組込みビジョンシステムは現在、様々な用途で利用されているが、映像のハイビジョン化などに伴い、システムに要求されるスループットは年々増加している。さらに、ビジョンアルゴリズムも複雑化していることから、より高いパフォーマンスと拡張性が要求されている。その解決策として、近年、組込みビジョンシステムのプラットフォームとしてFPGAが注目されている。設計手法においても、生産性の低いハードウェア記述言語ではなく、高位合成ツールを使用した設計手法への関心が高まっている。本研究では、処理モジュールの入れ替えによる再構成が可能な、動画処理パイプラインアーキテクチャを実装した。処理モジュールの実装にはVerilog-HDLと、Xilinxの高位合成ツールであるVivado HLSを用い評価した。 |
| （英） | A video processing architecture based on FPGA for real-time embedded vision systems is proposed in this paper. Recently, embedded vision systems are used in various applications. On the other hand, the throughput required to the system has been increasing as the high-definition vision replaces the current vision systems. Since more complex vision algorithms become available, higher performance and better expandability are requested accordingly. As a solution for this challenging situation, FPGA is now focused as an embedded vision system platform. In addition, high-level synthesis design method are prefered instead of traditional low-level design based on hardware description languages with lower productivity. In this study, we implemented a video processing pipelined architecture that offers flexibility for interchange processing modules. Each module was implemented using Verilog-HDL and Vivado HLS for its evaluation. |
|
| キーワード | （和） | リアルタイム動画処理アーキテクチャ / FPGA / 高位合成 / / / / / |
| （英） | Real-Time Vision Architecture / FPGA / High Level Synthesis / / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 322, CPSY2012-54, pp. 39-44, 2012年11月. | |
| 資料番号 | CPSY2012-54 | |
| 発行日 | 2012-11-19 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2012-54 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成可能なリアルタイムビジョンアーキテクチャのFPGAへの実装 |
| サブタイトル（和） | |
| タイトル（英） | An FPGA Implementation of Reconfigurable Real-Time Vision Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | リアルタイム動画処理アーキテクチャ / Real-Time Vision Architecture |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 高位合成 / High Level Synthesis |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 平岩 丈治 / Jorge Hiraiwa / ヒライワ ジョウジ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-27 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2012-54 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.322 |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (CPSY) |
[研究会発表申込システムのトップページに戻る]