| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-28 14:55 マルチサイクルBISTにおけるスキャン出力の電力低減手法 ○王 森レイ・佐藤康夫・梶原誠司・宮瀬紘平（九工大）  VLD2012-102 DC2012-68 |
|
| 抄録 | （和） | 論理BISTにおけるテスト時の電力消費低減が課題である．スキャン入力時の電力やキャプチャ時の電力は様々な制御手法が提案されているが，キャプチャパターンのスキャン出力時の電力制御は必ずしも容易ではなくこれまでの研究も多くない．本研究ではマルチサイクルBISTを活用したスキャン出力時の電力低減手法を提案する．スキャン出力時に一部のFF (Flip-Flop) の値を書き換えることにより，故障検出率の低下を押さえながら，スキャン出力時の電力を低減できることを示す． |
| （英） | Excessive power dissipation in logic BIST is a serious problem. Although many low power BIST approaches that focus on scan-in power or capture power have been proposed, there are not so many techniques for scan-out power reduction due to the difficulty in controlling the captured test responses. In this paper, we propose a novel scan-out power reduction method for multi-cycle BIST that directly reduces scan-out power by modifying some flip-flops’ values in scan chains at the last capture, and without sacrificing the test coverage. | |
| キーワード | （和） | 低電力 / 論理BIST / マルチサイクルテスト / シフト電力 / / / / |
| （英） | low power / BIST / multi-cycle test / shift power / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-102, pp. 249-254, 2012年11月. | |
| 資料番号 | VLD2012-102 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-102 DC2012-68 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチサイクルBISTにおけるスキャン出力の電力低減手法 |
| サブタイトル（和） | |
| タイトル（英） | A Scan-Out Power Reduction Method for Multi-Cycle BIST |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 低電力 / low power |
| キーワード(2)（和/英） | 論理BIST / BIST |
| キーワード(3)（和/英） | マルチサイクルテスト / multi-cycle test |
| キーワード(4)（和/英） | シフト電力 / shift power |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 王 森レイ / Senling Wang / オウ シンレイ |
| 第1著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 康夫 / Yasuo Sato / サトウ ヤスオ |
| 第2著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第3著者 氏名（和/英/ヨミ） | 梶原 誠司 / Seiji Kajihara / カジハラ セイジ |
| 第3著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第4著者 氏名（和/英/ヨミ） | 宮瀬 紘平 / Kohei Miyase / ミヤセ コヘイ |
| 第4著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-28 14:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-102, DC2012-68 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.249-254 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]