| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-28 13:50 WEBアプリ回路と直結したTCP/IPスタック回路の性能評価 ○藤田琴子・田向 権・関根優年（東京農工大）  VLD2012-95 DC2012-61 |
|
| 抄録 | （和） | 我々はこれまでに，FPGAで動作可能なTCP/IPスタック回路を設計し提案して，また，本稿ではTCP/IPスタック回路とWEBハード・ソフトウェアアプリを直結して動作させた結果を報告する．本方式によれば，CPUからTCP/IP処理を完全に解放し，新しいプロトコルやアップデートにも柔軟に対応できる．低価格FPGA Xilinx Spartan3-2000と100BASE TX LAN PHYチップを用いた動作実験で，約95Mbpsの実効性能を達成し，その動的消費電力は約33mVであった．また，動画像伸張圧縮回路と組み合わせ，フルカラー VGA画像を圧縮・TCP/IP通信・伸張したところ，約21fpsの実効性能を達成し，そのときの動的消費電力は約96mWであった． |
| （英） | We have proposed a TCP/IP circuit and implemented it using a CardBus FPGA board. This paper proposes a TCP/IP hardware stack to allow direct connection of embedded application into the internet. It achieved maximum throughput of 95 Mbps with 100BASE TX LAN PHY chip and cosumed 33.06 mW dynamic power. We also develop a web streaming system by integrating the proposed TCP/IP and a video codec application circuit. The system achieved 21.2 frames per second of full color VGA streaming and consumed 95.7 mW when operating at 66 MHz and 3.3 V. | |
| キーワード | （和） | FPGA / TCP/IP / TOE / WEBアプリケーション / / / / |
| （英） | FPGA / TCP/IP / TOE / WEB Application / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-95, pp. 207-212, 2012年11月. | |
| 資料番号 | VLD2012-95 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-95 DC2012-61 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | WEBアプリ回路と直結したTCP/IPスタック回路の性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance evaluation of a TCP/IP Hardware Stack Directly Connectable to WEB Application Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | TCP/IP / TCP/IP |
| キーワード(3)（和/英） | TOE / TOE |
| キーワード(4)（和/英） | WEBアプリケーション / WEB Application |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 藤田 琴子 / Kotoko Fujita / フジタ コトコ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 田向 権 / Hakaru Tamukoh / タムコウ ハカル |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第3著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-28 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-95, DC2012-61 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.207-212 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]