| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-11-28 10:30 デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価 ○吉川薫平・佐々木悠太（神戸大）・市川浩司（デンソー）・齊藤義行（パナソニック）・永田 真（神戸大）  VLD2012-91 DC2012-57 |
|
| 抄録 | （和） | 近年,LSIの高集積化や低動作電圧化が進むにつれ,電源雑音がシステムの性能に決定的な影響を与えるようになっている. このため,設計時の電源雑音対策が重要となっているが,低コストな電源雑音対策の実現には,システムの設計段階における電源雑音解析技術が必要である. 電源雑音はシステムの電源供給ネットワークのインピーダンスや回路動作の影響を強く受けるため,システムの総合的なモデリングが必須である. 本稿では,LSI・パッケージ・ボードそれぞれのモデルを統合した電源雑音解析モデルを提案する. モデルによる解析結果は,オンチップ雑音モニタ回路および磁界プローブを用いた電源雑音実測結果と雑音振幅や周波数特性がよく一致し,提案モデルがシステムの雑音推定において有効性であると示された. |
| （英） | Problems related with power noise in LSI system are getting prominent because of the higher integration and lower $V_{dd}$ voltage of an LSI chip. A Power noise simulation method that could use in various design phases is required for designing noise-tolerant and low-cost systems. The impedance profile of power delivery network(PDN) and circuit operations strongly affects the power noise characteristics. The simulation model that contains whole elements of system such as LSIs, packages, and boards is required. In this paper, we present the LSI-package-board combined power noise simulation model. Accuracy of the simulation model is confirmed by comparing the on-chip noise meaurement results using an on-chip noise monitor circuit and on-board noise measurement results using a magnetic probe method. |
|
| キーワード | （和） | 電源雑音 / 電磁環境両立性 / 磁界プローブ / 雑音解析 / / / / |
| （英） | Power noise / Power integrity / EMC / Noise simulation / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 320, VLD2012-91, pp. 183-188, 2012年11月. | |
| 資料番号 | VLD2012-91 | |
| 発行日 | 2012-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-91 DC2012-57 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2012-11-26 - 2012-11-28 |
| 開催地（和） | 九州大学百年講堂 |
| 開催地（英） | Centennial Hall Kyushu University School of Medicine |
| テーマ（和） | デザインガイア2012 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2012 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価 |
| サブタイトル（和） | |
| タイトル（英） | A LSI-Package-Board co-evaluation of Power noise in the Digital LSI |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 電源雑音 / Power noise |
| キーワード(2)（和/英） | 電磁環境両立性 / Power integrity |
| キーワード(3)（和/英） | 磁界プローブ / EMC |
| キーワード(4)（和/英） | 雑音解析 / Noise simulation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉川 薫平 / Kumpei Yoshikawa / ヨシカワ クンペイ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 佐々木 悠太 / Yuta Sasaki / ササキ ユウタ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 市川 浩司 / Kouji Ichikawa / イチカワ コウジ |
| 第3著者 所属（和/英） | 株式会社デンソー (略称： デンソー) DENSO CORPORATION (略称： DENSO) |
| 第4著者 氏名（和/英/ヨミ） | 齊藤 義行 / Yoshiyuki Saito / サイトウ ヨシユキ |
| 第4著者 所属（和/英） | パナソニック株式会社 (略称： パナソニック) Panasonic Corporation (略称： Panasonic) |
| 第5著者 氏名（和/英/ヨミ） | 永田 真 / Makoto Nagata / ナガタ マコト |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-11-28 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2012-91, DC2012-57 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.183-188 |
| ページ数 | 6 |
| 発行日 | 2012-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]