| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-01-16 09:10 再構成可能デバイスMPLDのアーキテクチャ評価 ○山下智也・稲木雅人・谷川一哉・弘中哲夫（広島市大）・石黒 隆（太陽誘電）  VLD2012-107 CPSY2012-56 RECONF2012-61 |
|
| 抄録 | （和） | 本稿では再構成可能デバイス実現のためのアーキテクチャであるMPLDの詳細構造の評価検討を行う． MPLDは，多数の小容量メモリ間をアドレス線とデータ線の対(AD対)で実現した双方向線を用いて相互に接続した構成となっている． MPLDではこの小容量メモリをMLUTと呼び，論理を実現するLUTとして利用するほか，AD対同士をつなぐスイッチとして用いることでLUT間の配線としても利用する． そのため，MLUT当たりのAD対の数，AD対同士の接続パターンがMPLDにマッピングできる回路の規模，動作遅延に大きな影響を与える． そこで，MLUT当たりのAD対の数，AD対同士の接続パターンなどを変えた多様なMPLDアーキテクチャを仮定し，回路を構成するための特性の比較を行う． |
| （英） | In this paper, we discuss the detailed structure of MPLD, an architecture for realizing reconfigurable devices. MPLD consists of small memories connected by pairs of address and data lines (AD pairs). These memories, called MLUTs, are used as LUTs to realize logic cells, and also switch blocks to realize wires between the logic cells. Thus, the number of AD pairs per MLUT and the connection pattern among MLUTs by AD pairs greatly affect the performance and acceptable size of circuits mapped to the MPLD. Therefore, we compare a variety of MPLD architectures, which have the different numbers of AD pairs per MLUT and the different connection patterns among MLUTs, in some metrics. |
|
| キーワード | （和） | MPLD / PLD / FPGA / アーキテクチャ / 配置配線 / / / |
| （英） | MPLD / PLD / FPGA / architecture / Place-and-Route / / / | |
| 文献情報 | 信学技報, vol. 112, no. 377, RECONF2012-61, pp. 1-6, 2013年1月. | |
| 資料番号 | RECONF2012-61 | |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2012-107 CPSY2012-56 RECONF2012-61 |
|
| 研究会情報 | |
| 研究会 | CPSY VLD RECONF IPSJ-SLDM |
| 開催期間 | 2013-01-16 - 2013-01-17 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-01-CPSY-VLD-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成可能デバイスMPLDのアーキテクチャ評価 |
| サブタイトル（和） | |
| タイトル（英） | Architecture Evaluation of a Reconfigurable Device MPLD |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MPLD / MPLD |
| キーワード(2)（和/英） | PLD / PLD |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | アーキテクチャ / architecture |
| キーワード(5)（和/英） | 配置配線 / Place-and-Route |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山下 智也 / Tomoya Yamashita / ヤマシタ トモヤ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第2著者 氏名（和/英/ヨミ） | 稲木 雅人 / Masato Inagi / イナギ マサト |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第3著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第5著者 氏名（和/英/ヨミ） | 石黒 隆 / Takashi Ishiguro / イシグロ タカシ |
| 第5著者 所属（和/英） | 太陽誘電株式会社 (略称： 太陽誘電) TAIYO YUDEN CO.LTD (略称： TAIYO YUDEN) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-01-16 09:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2012-107, CPSY2012-56, RECONF2012-61 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.375(VLD), no.376(CPSY), no.377(RECONF) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2013-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]