| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-01-24 17:20 電圧・電流サンプリング方式によるしきい値結合カオス回路の設計 ○上ノ原誠二・厚地泰輔・松坂建治・森江 隆（九工大）・合原一幸（東大）  NLP2012-122 NC2012-112 |
|
| 抄録 | （和） | 本研究では，CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために，素子ばらつきに頑健なしきい値結合アレイ回路を提案する．我々はすでに，任意の非線形ダイナミカルシステムの実現法として，外部から与えられる非線形電圧波形をパルス幅／位相変調（PWM/PPM）信号によりキャパシタにサンプリングし，任意の非線形変換を行う電圧サンプリング方式回路と，同じく非線形電流波形をPPM信号でキャパシタにサンプリングする電流サンプリング方式回路を提案してきた． 両サンプリング方式にはそれぞれ，原理的にCMOS回路に不可避な構成素子のパラメータばらつきに頑健であること，および結合状態の積和計算がノード結線で容易に実現できることという長所がある．これら二つの長所は大規模結合系を実装する上で非常に重要である．そこで本研究ではこれら2つの長所を生かした回路構成を採用し，大規模結合CMOS回路で問題となるアナログバッファ回路のシフト電圧ばらつきに頑健な回路を提案する．さらに，提案回路が電圧シフトに頑健であることをSPICEシミュレーションにより示す． |
| （英） | In order to develop large-scale coupled nonlinear dynamical systems using CMOS integrated circuits, we propose a threshold-coupled map array circuit that is robust to CMOS device mismatch. We have already proposed a voltage- and a current-sampling mode circuits which can achieve arbitrary analog nonlinear dynamics in the time domain by using pulse width/phase modulation (PWM/PPM) signals. Both circuits have advantages of robustness to parameter mismatches of CMOS circuit elements and facilitation of weighted summation of connected states, respectively. These advantages are important for developing a large-scale coupled array circuit. In this study, we employ a circuit architecture having the advantages of these sampling mode, and propose a circuit that is robust to voltage-shift dispersion of CMOS analog buffers. We show this robustness of the proposed circuit by SPICE circuit simulation. |
|
| キーワード | （和） | CMOS集積回路 / 大規模結合アレイ / 電圧・電流サンプリング方式 / PWM / / / / |
| （英） | CMOS integrated circuit / large-scale coupled system / voltage/current-sampling mode / PWM / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 389, NLP2012-122, pp. 105-110, 2013年1月. | |
| 資料番号 | NLP2012-122 | |
| 発行日 | 2013-01-17 (NLP, NC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NLP2012-122 NC2012-112 |
|
| 研究会情報 | |
| 研究会 | NC NLP |
| 開催期間 | 2013-01-24 - 2013-01-25 |
| 開催地（和） | 北海道大学百年記念会館 |
| 開催地（英） | Hokkaido University Centennial Memory Hall |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | NLP |
| 会議コード | 2013-01-NC-NLP |
| 本文の言語 | 日本語 |
| タイトル（和） | 電圧・電流サンプリング方式によるしきい値結合カオス回路の設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of a threshold-coupled CMOS chaos circuit using voltage/current waveform sampling |
| サブタイトル（英） | |
| キーワード(1)（和/英） | CMOS集積回路 / CMOS integrated circuit |
| キーワード(2)（和/英） | 大規模結合アレイ / large-scale coupled system |
| キーワード(3)（和/英） | 電圧・電流サンプリング方式 / voltage/current-sampling mode |
| キーワード(4)（和/英） | PWM / PWM |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 上ノ原 誠二 / Seiji Uenohara / ウエノハラ セイジ |
| 第1著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第2著者 氏名（和/英/ヨミ） | 厚地 泰輔 / Daisuke Atuti / アツチ ダイスケ |
| 第2著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第3著者 氏名（和/英/ヨミ） | 松坂 建治 / Kenji Matsuzaka / マツザカ ケンジ |
| 第3著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第4著者 氏名（和/英/ヨミ） | 森江 隆 / Takashi Morie / モリエ タカシ |
| 第4著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第5著者 氏名（和/英/ヨミ） | 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ |
| 第5著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-01-24 17:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | NLP |
| 資料番号 | NLP2012-122, NC2012-112 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.389(NLP), no.390(NC) |
| ページ範囲 | pp.105-110 |
| ページ数 | 6 |
| 発行日 | 2013-01-17 (NLP, NC) |
[研究会発表申込システムのトップページに戻る]