お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-03-04 14:40
オンチップセンサを用いたばらつき自己補償手法の検討
樋口裕磨橋本昌宜尾上孝雄阪大VLD2012-138
抄録 (和) 半導体の製造プロセスの微細化に伴い,回路性能や歩留まりへの製造ばらつきの影響が深刻化している.製造後に回路性能を調整する目的で,電圧スケーリングや基板バイアスを用いた制御法が提案されてきた.しかし,チップ別性能調整は一般に製造されたチップ毎にテストを繰返して実施する必要があるため調整コストが大きく,多くの品種で現実的ではない.そこで本研究では,チップに搭載されたリングオシレータセンサによってデバイスパラメータばらつきを推定し,その結果に基づいてばらつきの影響を自己補償することにより低調整コストでチップ別性能調整を行うことを想定する.センサ出力から得られるゲート長やPMOS/NMOSの閾値電圧の情報を基に,速度制約を満たす内で最も消費電力が低い電源電圧と基板バイアスの組合せを調整に用いる自己性能補償手法を提案する.ばらつきセンサが誤差無く正確にデバイスパラメータばらつきを推定できる場合,提案手法は,電圧スケーリングや基板バイアスで速度のみを調整する従来手法と比べて,消費電力の平均値$\mu$を9.3\%から32.1\%,最悪値$\mu+3\sigma$を0.5\%から53.5\%削減できる.また本研究では,ばらつきセンサの推定誤差と歩留まりや消費電力の関係を明らかにした. 
(英) Manufacturing variability is becoming more influential on circuit performance and parametric yield, and is predicted to get much severer according to device miniaturization. To improve the circuit performance after fabrication and sustain parametric yield, several adaptation methods using voltage scaling and adaptive body biasing have been proposed. However, most of these methods require prohibitively large tuning cost, because they adjust performance by repeating tests to check if timing constraints are met. This work focuses on a self-compensation method for manufacturing variability, which requires less adjustment cost. In addition, we present a self-tuning method giving a combination of voltage scaling and body biasing, which minimizes power consumption while satisfying timing constraints on the basis of estimated device-parameter variation. Assuming a case that variation parameters could be perfectly estimated, the mean value $\mu$ of power consumption is reduced by 9.3\% to 32.1\%, and the worst-case value $\mu+3\sigma$ is reduced by 0.5\% to 53.5\% compared to voltage scaling and body biasing. We also investigate the impact of sensor accuracy on parametric yield and power consumption.
キーワード (和) 製造ばらつき / 自己補償 / 製造後性能調整 / 歩留まり / 消費電力 / / /  
(英) manufacturing variability / self-compensation / post-silicon tuning / yield / power consumption / / /  
文献情報 信学技報, vol. 112, no. 451, VLD2012-138, pp. 13-17, 2013年3月.
資料番号 VLD2012-138 
発行日 2013-02-25 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2012-138

研究会情報
研究会 VLD  
開催期間 2013-03-04 - 2013-03-06 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2013-03-VLD 
本文の言語 日本語 
タイトル(和) オンチップセンサを用いたばらつき自己補償手法の検討 
サブタイトル(和)  
タイトル(英) Self-Compensation of Manufacturing Variability using On-Chip Sensors 
サブタイトル(英)  
キーワード(1)(和/英) 製造ばらつき / manufacturing variability  
キーワード(2)(和/英) 自己補償 / self-compensation  
キーワード(3)(和/英) 製造後性能調整 / post-silicon tuning  
キーワード(4)(和/英) 歩留まり / yield  
キーワード(5)(和/英) 消費電力 / power consumption  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 樋口 裕磨 / Yuma Higuchi / ヒグチ ユウマ
第1著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第2著者 氏名(和/英/ヨミ) 橋本 昌宜 / Masanori Hashimoto / ハシモト マサノリ
第2著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第3著者 氏名(和/英/ヨミ) 尾上 孝雄 / Takao Onoye / オノエ タカオ
第3著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2013-03-04 14:40:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2012-138 
巻番号(vol) vol.112 
号番号(no) no.451 
ページ範囲 pp.13-17 
ページ数
発行日 2013-02-25 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会