講演抄録/キーワード |
講演名 |
2013-03-06 13:40
チャネル長分割を利用した遅延制御回路とその応用 ○豊田優一・中島由貴・藤村 徹・中武繁寿(北九州市大) VLD2012-158 |
抄録 |
(和) |
近年、半導体の微細化が進むにつれて、製造時に生じるばらつきに起因する回路性能のばらつきが顕著になってきている。
そのため、信号を同期させるための遅延素子がマイクロプロセッサやメモリ回路、PLL (Phase Locked Loop)、DLL(Delay Locked Loop)など、様々なところで利用されている。
特に、製造後に遅延時間を調整できる遅延素子PDE (Programmable Delay Elements) が注目されている。
本研究では、MOSトランジスタのチャネル長分割を利用して、新しいPDE 回路を提案する。
提案回路は、遅延調整の線形性に優れているだけでなく、消費電力を大幅に削減できる。
さらに、PDE の応用例として粗粒度指向のデジタルPLL を提案し、PLL 回路全体の消費電力の削減効果について報告する。 |
(英) |
In recent years, as the progress of the semiconductor manufacturing, the variations of circuit performance due to device variations at the manufacturing has become more remarkable.
Hence, the delay elements for synchronizing the signal has been employed in microprocessors, memory circuits, PLL (Phase Locked Loop), DLL,
(Delay Locked Loop), etc.
Especially, PDE (Programmable Delay Elements) is focused which can tune the delay after the manufacturing.
In this paper, we propose a novel PDE circuit based on a channel length decomposition techniques of a MOS transistor.
The proposed circuit provides not only a good linearity of the delay tuning but also a large reduction of dynamic power consumption. Besides, we propose a coarse grain-oriented digital PLL as an example of the application of the PDE, and report the power reduction of our PLL compared with the existing PLL. |
キーワード |
(和) |
プログラマブル遅延素子 / チャネル長分割 / 位相同期回路 / / / / / |
(英) |
Programmable Delay Eelements / Channel Length Decomposition / Phase Locked Loop / / / / / |
文献情報 |
信学技報, vol. 112, no. 451, VLD2012-158, pp. 123-128, 2013年3月. |
資料番号 |
VLD2012-158 |
発行日 |
2013-02-25 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2012-158 |