講演抄録/キーワード |
講演名 |
2013-04-11 14:20
[依頼講演]32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM ~ 1.0ns/200psのWake-up/Power-off時間を達成 ~ ○遠藤哲郎・大澤 隆・小池洋紀(東北大)・三浦貞彦・本庄弘明・徳留圭一(NEC)・池田正二・羽生貴弘・大野英男(東北大) ICD2013-6 エレソ技報アーカイブへのリンク:ICD2013-6 |
抄録 |
(和) |
不揮発性でありながら書き込み耐性の良いスピン注入型の磁気トンネル接合素子(STT-MTJ)を用いた4T2MTJのメモリセルによる1Mbの高速な混載用メモリを設計・試作した。スタンドバイ電流をなくし、動作電流を極力下げ、かつ高速なアクセス時間とサイクル時間を達成するために32bからなる細粒度パワーゲーティングを適用した。このセルは4個のNFETでその大きささが決まるために、従来のSRAMよりもセルサイズが小さくなるポテンシャルを持ち、実際スケーリングに基づきSTT-MTJのスイッチング電流が小さくなることによって、NFETのチャンネル幅をスケーリングできるために25nm-45nm世代以降においてSRAMよりも小さいマクロを実現できる可能性を示した。 |
(英) |
A 1Mb embedded memory was designed and fabricated using a cell consisting of four NFETs and two spin-transfer torque magnetic tunnel junctions (STT-MTJs) which is a nonvolatile memory device with excellent write endurance. A 32b fine-grained power gating technique is applied to achieve a fast access/cycle times along with a low standby and operation powers. Since the 4T2MTJ cell size is defined by its four NFETs with the two MTJs put on them, the cell has a potential to become smaller than the SRAM cell. It was shown that the 4T2MTJ STT-RAM macro can be smaller than the SRAM counterpart by scaling the technology to 25nm-45nm and beyond, depending on its scaling scenarios, due to the MTJ switching current reduction by the scaling. |
キーワード |
(和) |
STT-MTJ / STT-RAM / パワーゲーティング / スタティックノイズマージン (SNM) / / / / |
(英) |
STT-MTJ / STT-RAM / Power Gating / Static Noise Margin (SNM) / / / / |
文献情報 |
信学技報, vol. 113, no. 1, ICD2013-6, pp. 27-32, 2013年4月. |
資料番号 |
ICD2013-6 |
発行日 |
2013-04-04 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2013-6 エレソ技報アーカイブへのリンク:ICD2013-6 |