| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-04-11 14:20 ［依頼講演］32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM ～ 1.0ns/200psのWake-up/Power-off時間を達成 ～ ○遠藤哲郎・大澤 隆・小池洋紀（東北大）・三浦貞彦・本庄弘明・徳留圭一（NEC）・池田正二・羽生貴弘・大野英男（東北大）  ICD2013-6 |
|
| 抄録 | （和） | 不揮発性でありながら書き込み耐性の良いスピン注入型の磁気トンネル接合素子(STT-MTJ)を用いた4T2MTJのメモリセルによる１Mbの高速な混載用メモリを設計・試作した。スタンドバイ電流をなくし、動作電流を極力下げ、かつ高速なアクセス時間とサイクル時間を達成するために32bからなる細粒度パワーゲーティングを適用した。このセルは4個のNFETでその大きささが決まるために、従来のSRAMよりもセルサイズが小さくなるポテンシャルを持ち、実際スケーリングに基づきSTT-MTJのスイッチング電流が小さくなることによって、NFETのチャンネル幅をスケーリングできるために25nm-45nm世代以降においてSRAMよりも小さいマクロを実現できる可能性を示した。 |
| （英） | A 1Mb embedded memory was designed and fabricated using a cell consisting of four NFETs and two spin-transfer torque magnetic tunnel junctions (STT-MTJs) which is a nonvolatile memory device with excellent write endurance. A 32b fine-grained power gating technique is applied to achieve a fast access/cycle times along with a low standby and operation powers. Since the 4T2MTJ cell size is defined by its four NFETs with the two MTJs put on them, the cell has a potential to become smaller than the SRAM cell. It was shown that the 4T2MTJ STT-RAM macro can be smaller than the SRAM counterpart by scaling the technology to 25nm-45nm and beyond, depending on its scaling scenarios, due to the MTJ switching current reduction by the scaling. | |
| キーワード | （和） | STT-MTJ / STT-RAM / パワーゲーティング / スタティックノイズマージン (SNM) / / / / |
| （英） | STT-MTJ / STT-RAM / Power Gating / Static Noise Margin (SNM) / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 1, ICD2013-6, pp. 27-32, 2013年4月. | |
| 資料番号 | ICD2013-6 | |
| 発行日 | 2013-04-04 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2013-6 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2013-04-11 - 2013-04-12 |
| 開催地（和） | 産業技術総合研究所 つくばセンター |
| 開催地（英） | Advanced Industrial Science and Technology (AIST) |
| テーマ（和） | メモリ（DRAM、SRAM、フラッシュ、新規メモリ）技術 |
| テーマ（英） | Memory Device Technologies |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2013-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM |
| サブタイトル（和） | 1.0ns/200psのWake-up/Power-off時間を達成 |
| タイトル（英） | 1Mb 4T-2MTJ Nonvolatile STT-RAM for Embedded Memories Using 32b Fine-Grained Power Gating Technique |
| サブタイトル（英） | Achieves 1.0ns/200ps Wake-Up/Power-Off Times |
| キーワード(1)（和/英） | STT-MTJ / STT-MTJ |
| キーワード(2)（和/英） | STT-RAM / STT-RAM |
| キーワード(3)（和/英） | パワーゲーティング / Power Gating |
| キーワード(4)（和/英） | スタティックノイズマージン (SNM) / Static Noise Margin (SNM) |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大澤 隆 / Takashi Ohsawa / |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 小池 洋紀 / Hiroki Koike / |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 三浦 貞彦 / Sadahiko Miura / |
| 第4著者 所属（和/英） | 日本電気 (略称： NEC) NEC (略称： NEC) |
| 第5著者 氏名（和/英/ヨミ） | 本庄 弘明 / Hiroaki Honjo / |
| 第5著者 所属（和/英） | 日本電気 (略称： NEC) NEC (略称： NEC) |
| 第6著者 氏名（和/英/ヨミ） | 徳留 圭一 / Keiichi Tokutome / |
| 第6著者 所属（和/英） | 日本電気 (略称： NEC) NEC (略称： NEC) |
| 第7著者 氏名（和/英/ヨミ） | 池田 正二 / Shoji Ikeda / |
| 第7著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第8著者 氏名（和/英/ヨミ） | 羽生 貴弘 / Takahiro Hanyu / |
| 第8著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第9著者 氏名（和/英/ヨミ） | 大野 英男 / Hideo Ohno / |
| 第9著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-04-11 14:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2013-6 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.1 |
| ページ範囲 | pp.27-32 |
| ページ数 | 6 |
| 発行日 | 2013-04-04 (ICD) |
[研究会発表申込システムのトップページに戻る]