| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-10 15:50 FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較 ○高須涼太・長谷川天平・富岡洋一（東京農工大）・柴田随道・中西 衛（NTT）・北澤仁志（東京農工大）  EST2013-9 |
|
| 抄録 | （和） | FPGAを用いてFDTD法を並列処理するときの，固定小数点演算と浮動小数点演算の得失，必要な精度とbit長の関係，並列処理の予想速度について述べる． 数値を固定小数点で扱えば演算器は小型になって多数実装でき実行クロック数も少なくできるが精度には限界がある． 一方浮動小数点では 高精度に解析ができるが実装できる演算器の数は少なくなる． 与えられたハードウェア資源と要求精度のもとでの最適な演算器構成を選択する． 演算器パイプラインのSIMDアレイ型の並列処理における性能予測とGPUとの比較を示した． |
| （英） | In this paper, we discuss the advantages and disadvantages of fixed point and floating point arithmetic calculations of different bit lengths for parallel processing of FDTD method using FPGA. A processing element (PE) for a fixed point arithmetic calculation is comparable small, and it is suitable to implement more PEs while the precision is restricted. On the other hand, a PE for a floating point arithmetic calculation can calculate with high accuracy while the number of mounted elements decreases. We show the precision, processing speed estimation, and logic utilization for each PE, and select the optimal PE under given hardware resource and required precision. Moreover, we show the comparison of parallel processing based on SIMD array of a proposed pipeline arithmetic unit with GPU. |
|
| キーワード | （和） | FDTD法 / FPGA / 並列処理 / SIMDアレイ / 固定小数点と浮動小数点 / / / |
| （英） | FDTD method / FPGA / Parallel processing / SIMD array / fixed and floating point / / / | |
| 文献情報 | 信学技報, vol. 113, no. 26, EST2013-9, pp. 45-50, 2013年5月. | |
| 資料番号 | EST2013-9 | |
| 発行日 | 2013-05-03 (EST) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EST2013-9 |
|
| 研究会情報 | |
| 研究会 | EST |
| 開催期間 | 2013-05-10 - 2013-05-10 |
| 開催地（和） | NTT厚木研究開発センター |
| 開催地（英） | NTT Science and Core Technology Laboratory Group |
| テーマ（和） | テラヘルツ応用，シミュレーション技術，一般 |
| テーマ（英） | THz applications, Simulation technology, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | EST |
| 会議コード | 2013-05-EST |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較 |
| サブタイトル（和） | |
| タイトル（英） | Comparison of Fixed Point and Floating Point Calculations for parallel processing of FDTD method using FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FDTD法 / FDTD method |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 並列処理 / Parallel processing |
| キーワード(4)（和/英） | SIMDアレイ / SIMD array |
| キーワード(5)（和/英） | 固定小数点と浮動小数点 / fixed and floating point |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高須 涼太 / Ryota Takasu / タカス リョウタ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 長谷川 天平 / Tempei Hasegawa / ハセガワ テンペイ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 富岡 洋一 / Yoichi Tomioka / トミオカ ヨウイチ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 柴田 随道 / Tsugumichi Shibata / シバタ ツグミチ |
| 第4著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 第5著者 氏名（和/英/ヨミ） | 中西 衛 / Mamoru Nakanishi / ナカニシ マモル |
| 第5著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 (略称： NTT) NTT Microsystem Integration Laboratories (略称： NTT) |
| 第6著者 氏名（和/英/ヨミ） | 北澤 仁志 / Hitoshi Kitazawa / キタザワ ヒトシ |
| 第6著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-05-10 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | EST |
| 資料番号 | EST2013-9 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.26 |
| ページ範囲 | pp.45-50 |
| ページ数 | 6 |
| 発行日 | 2013-05-03 (EST) |
[研究会発表申込システムのトップページに戻る]