| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-16 16:25 コヒーレントキャッシュを用いたSoCのシステム設計技法 森高晃大（奈良先端大）・○吉田浩章・伴野 充（米国富士通研）・中島康彦（奈良先端大）  VLD2013-10 |
|
| 抄録 | （和） | 1チップ上に多数のプロセッサコアを搭載するチップマルチプロセッサ(CMP)では，搭載するコア数の増大に伴い，メモリモデルが全体の性能，消費電力やスケーラビリティに与える影響が大きくなっている．コヒーレントキャッシュモデルは，プログラミングが容易であることもあり，CMPにおいて幅広く採用されている． 一方で，現在のSoCは各機能ブロックが独自の局所メモリを持っており，メモリ間でDMA転送することで処理を進める広義のストリーミングメモリモデルであるとみなせる．SoCは高度なヘテロジニアス化が進んでおり，その機能設計はCMPのそれに比べても非常に難しくなっており，今後SoCの大規模化が進むにつれて機能設計やその検証が非現実的なまで 難しくなることが予測される． 本稿では，周辺アクセラレータを含めたSoC全体で大規模にコヒーレントキャッシュを採用することで，SoCシステム全体をコヒーレントキャッシュモデルとみなす全コヒーレントSoC(FC-SoC)モデルについて説明する．FC-SoCモデルでは，通信部分をコヒーレントキャッシュと抽象化しているため，機能ブロックの設計と通信部分の設計を分離して進めることができ，またコヒーレントキャッシュモデルを採用することで機能設計を容易化することが可能である．本稿では，またFC-SoCモデル向けのシステム設計手法について説明する． |
| （英） | As Chip Multi-Processors (CMPs) includes more processor cores in a single chip, the impact of its memory model on the entire performance, energy consumption and scalability is becoming dominant. Coherent cache model is used widely in such CMP systems because the programming for coherent cache model is easier than that for streaming memory model. On the other hand, every processing block (IP) in System-on-Chips (SoCs) has its own local memory such as scratchpad memory and local store and the communication between blocks is performed by Direct Memory Access (DMA). Thus, SoCs can be regarded as streaming memory model. As SoCs include more functional blocks and become more complex, its functional design and verification are much more complicated than that for CMPs. In this paper, we present Fully-Coherent SoC (FC-SoC) model where every functional block in SoC is connected to coherent cache memory. In FC-SoC model, the communication between functional blocks is abstracted as large-scale coherent cache memory. By employing this model, hardware functional design and software programming becomes easier, and also functional block design can be isolated from communication design. This paper also presents the design methodology for FC-SoC model including a high-level synthesis method for each functional block. |
|
| キーワード | （和） | コヒーレントキャッシュ / チップマルチプロセッサ / システムオンチップ / 高位合成 / / / / |
| （英） | Cache coherency / chip multi-processors (CMPs) / system-on-chips (SoCs) / high-level synthesis / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 30, VLD2013-10, pp. 73-78, 2013年5月. | |
| 資料番号 | VLD2013-10 | |
| 発行日 | 2013-05-09 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-10 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2013-05-16 - 2013-05-16 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-05-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | コヒーレントキャッシュを用いたSoCのシステム設計技法 |
| サブタイトル（和） | |
| タイトル（英） | SoC System Design Methodology with Fully-Coherent Cache |
| サブタイトル（英） | |
| キーワード(1)（和/英） | コヒーレントキャッシュ / Cache coherency |
| キーワード(2)（和/英） | チップマルチプロセッサ / chip multi-processors (CMPs) |
| キーワード(3)（和/英） | システムオンチップ / system-on-chips (SoCs) |
| キーワード(4)（和/英） | 高位合成 / high-level synthesis |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森高 晃大 / Kodai Moritaka / モリタカ コウダイ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
| 第2著者 所属（和/英） | 米国富士通研究所 (略称： 米国富士通研) Fujitsu Laboratories of America, Inc. (略称： FLA) |
| 第3著者 氏名（和/英/ヨミ） | 伴野 充 / Mitsuru Tomono / トモノ ミツル |
| 第3著者 所属（和/英） | 米国富士通研究所 (略称： 米国富士通研) Fujitsu Laboratories of America, Inc. (略称： FLA) |
| 第4著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第2著者 |
| 発表日時 | 2013-05-16 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-10 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.30 |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2013-05-09 (VLD) |
[研究会発表申込システムのトップページに戻る]