| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-16 09:00 レイアウト依存効果を考慮したパラメータ化セルによる性能駆動SRAMマクロ設計手法 ○張 宇・中武繁寿（北九州市大）  VLD2013-1 |
|
| 抄録 | （和） | ナノスケール·プロセスでは、 Shallow Trench Isolation(STI)ストレスとウェル近接効果(WPE)は MOSFETのしきい値電圧に影響を与え、 結果としてシステム·オン·チップ(SOC)の性能にも影響を及ぼす。 その影響を最も敏感に受けるのは高密度回路の代表であるSRAMであり、 ストレスの影響を考慮した性能検証をしながら設計する必要がある。 また、90nmプロセス以降では、 ストレス効果のばらつきに起因するしきい値電圧ばらつきが劇的に増大している。 本稿では、不均一なパラメータ化されたSRAMセルを導入することにより、 面積、リーク電力と遅延における重要なトレードオフを扱うSRAMマクロの設計手 法を提案する。 |
| （英） | In nano-scale process, shallow trench isolation (STI) stress and well proximity effect (WPE) affect the threshold voltage of MOSFET as well as the performance of the system-on-chips (Soc). As one of the most sensitive and highest density circuit, SRAMs must be designed considering the stress effect analysis. The variation of the stress effect causes dramatical change of the threshold voltage especially beyond 90nm process. In this paper, we present an SRAM macro design methodology dealing with a significant trade-off among area, leakage power and delay by introducing non-uniform parameterized SRAM cells. |
|
| キーワード | （和） | SRAM / STI / WPE / リーク電力 / 遅延 / 面積 / しきい値電圧 / |
| （英） | SRAM / STI / WPE / leakage power / delay / area / threshold voltage / | |
| 文献情報 | 信学技報, vol. 113, no. 30, VLD2013-1, pp. 1-6, 2013年5月. | |
| 資料番号 | VLD2013-1 | |
| 発行日 | 2013-05-09 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-1 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2013-05-16 - 2013-05-16 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-05-VLD-SLDM |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | レイアウト依存効果を考慮したパラメータ化セルによる性能駆動SRAMマクロ設計手法 |
| サブタイトル（和） | |
| タイトル（英） | Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | STI / STI |
| キーワード(3)（和/英） | WPE / WPE |
| キーワード(4)（和/英） | リーク電力 / leakage power |
| キーワード(5)（和/英） | 遅延 / delay |
| キーワード(6)（和/英） | 面積 / area |
| キーワード(7)（和/英） | しきい値電圧 / threshold voltage |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 張 宇 / Yu Zhang / チョウ ウ |
| 第1著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 第2著者 氏名（和/英/ヨミ） | 中武 繁寿 / Shigetoshi Nakatake / ナカタケ シゲトシ |
| 第2著者 所属（和/英） | 北九州市立大学 (略称： 北九州市大) The University of Kitakyushu (略称： Univ. of Kitakyushu) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-05-16 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-1 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.30 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2013-05-09 (VLD) |
[研究会発表申込システムのトップページに戻る]