| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-20 16:25 動的再構成プロセッサの高速化 ○片桐 徹・天野英晴（慶大）  RECONF2013-5 |
|
| 抄録 | （和） | 動的再構成プロセッサにおいて高い処理性能が必要とされる場合，演算要素であるPEの数を増やす方法が一般的である．しかし，実行するアプリケーションによっては有効活用できるPEの数は限られており，PE数を増加させても性能向上が見込めない．そこで，この問題を解決するために我々はPEを高速動作させることで，搭載するPE数を変化させずに性能を向上させる手法を検討した．動作周波数を向上させるために，PEアレイの接合網の変更，PEのパイプライン化を行った．また，パイプライン化によって生じるデータ依存を解消するためのSIMD実行機構を実装した．評価の結果，PEアレイの接合網の変更によりSEを廃止したことで約20%の面積削減，動作周波数の向上により約6.5倍の性能向上，実行時間の短縮と面積削減により5-28%の消費エネルギーの削減を達成した． |
| （英） | In order to achieve a high performance on the Dynamically Reconfigurable Processor Array (DRPA), it is common to increase the number of Processing Element (PE). However, since the utilization of PEs is limited depending on the parallelism on applications, increasing PE array size often does not contribute to the performance improvement. As an alternative approach, we tried a method to improve performance by speeding up PE itself rather than increasing the number of PE. First, the network of PE array is changed so as to speed up the pipelined PE. Then, the SIMD mechanism is introduced to solve data dependence produced by the pipelined PEs. As a result, the amount of hardware is reduced about 20%, the performance is improved 6.5 times, and the energy consumption is reduced by 5-28%. | |
| キーワード | （和） | 動的再構成プロセッサ / アクセラレータ / 高速化 / / / / / |
| （英） | Dynamically Reconfigurable Processor / Accelerator / Spee-up / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 52, RECONF2013-5, pp. 25-30, 2013年5月. | |
| 資料番号 | RECONF2013-5 | |
| 発行日 | 2013-05-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-5 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-05-20 - 2013-05-21 |
| 開催地（和） | 高知県民文化ホール |
| 開催地（英） | Kochi Prefectural Culture Hall |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的再構成プロセッサの高速化 |
| サブタイトル（和） | |
| タイトル（英） | Speed-up of Dynamically Reconfigurable Processor Array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | アクセラレータ / Accelerator |
| キーワード(3)（和/英） | 高速化 / Spee-up |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 片桐 徹 / Toru Katagiri / カタギリ トオル |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-05-20 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-5 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.52 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2013-05-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]