| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-05-21 10:10 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価 ○宇田貴重・久我守弘・尼崎太樹・飯田全広・末吉敏則（熊本大）  RECONF2013-10 |
|
| 抄録 | （和） | 近年，専用回路であるASICは回路規模の増加に伴う開発期間の長期化が大きな問題となっている．中でも検証は開発期間の多くを占めており，検証期間の短縮が重要な課題である．現在，最も高速な検証手法はFPGAを利用したASICエミュレータである．しかし，現在の商用FPGAベースASICエミュレータは大規模回路を搭載する際に，回路分割が必要となり，エミュレーション周波数が著しく低下する．現在，数億ASICゲート数以上の回路規模が搭載可能で10MHz以上のエミュレーション周波数を超える商用FPGAベースエミュレータは存在しない．本稿ではFPGA間のデータ通信に高速シリアル通信を用いることにより上記の性能を備えるFPGAベースASICエミュレータを提案する．単体FPGAにおいて高速シリアル通信のループバック接続テストにより，実際にエミュレーション可能な回路規模とエミュレーション周波数について議論する． |
| （英） | Recently, development period of ASIC is longer becouse of the increase in circuit scale. Verification process accounts for a lot of development time among them, so shortening the verification period is desired. Currently, commercial FPGA-based ASIC emulator requires a cicuit partitioning when emulating a large-scale circuit. And it's emulation frequency is remarkably reduced. Currently, commercial FPGA-based emulator does not exist that more than emulation frequency of 10MHz or more and circuit scale of several hundreds of million ASIC gates have can be emulated. Therefore, this paper proposes the FPGA-based ASIC emulator that has the performance of the above by using a high-speed serial communication for data communication between the FPGAs. We discuss the feasible emulation frequency and circuit scale by the loop-back connection test of high-speed serial communication in a single FPGA . |
|
| キーワード | （和） | ASICエミュレータ / FPGA / 高速シリアル通信 / 回路分割 / / / / |
| （英） | ASIC emulator / FPGA / High-speed Serial Communication / circuit partitioning / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 52, RECONF2013-10, pp. 49-54, 2013年5月. | |
| 資料番号 | RECONF2013-10 | |
| 発行日 | 2013-05-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-10 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-05-20 - 2013-05-21 |
| 開催地（和） | 高知県民文化ホール |
| 開催地（英） | Kochi Prefectural Culture Hall |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of FPGA-based ASIC Emulator using High-speed Serial Communication |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ASICエミュレータ / ASIC emulator |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 高速シリアル通信 / High-speed Serial Communication |
| キーワード(4)（和/英） | 回路分割 / circuit partitioning |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宇田 貴重 / Takashige Uda / ウダ タカシゲ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-05-21 10:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-10 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.52 |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2013-05-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]