| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-06-13 14:55 スケーラブルDVCにおける変換量子化回路のVLSI設計 ○田中鳴海・岡田雅司（阪大）・迫水和仁（阪大/OKI）・尾上孝雄（阪大）  SIS2013-8 |
|
| 抄録 | （和） | 本研究ではDistributed Video Codingエンコーダの組込みシステムの実現を目指しており，最も支配的な演算量を占める変換量子化部のハードウェア化に向けたアーキテクチャの検討と実装を行う．本論文で提案するアーキテクチャでは，変換量子化部における画素毎の独立した処理を並列実装することで処理の高速化を図り，演算の一部をハードウェアに適した等価な演算に置き換えることで回路規模の削減を行なっている．提案アーキテクチャはVerilog HDLを用いて実装しており，その結果，解像度1920×1080画素，30fpsの動画において実時間処理が可能であることを示した． |
| （英） | In this research, we aim to realize an embedded system for distributed video coding (DVC) encoder. Since transform and quantization processes of DVC encoding are the most dominant, we discuss architecture for its hardware implementation. In the proposed architecture, the transform and quantization processes are implemented in parallel by processing multiple pixels simultaneously, and the resource utilization is reduced by replacing equations used in DVC encoding with equivalent ones, which are suitable for hardware implementation. We implemented our architecture with Verilog HDL and evaluated it. In the experimental result, our hardware implementation achieved 30 fps encoding performance for $1920times1080$ resolution videos. | |
| キーワード | （和） | Distributed Video Coding / 変換 / 量子化 / VLSI アーキテクチャ / / / / |
| （英） | Distributed Video Coding / transform / quantization / VLSI architecture / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 78, SIS2013-8, pp. 39-44, 2013年6月. | |
| 資料番号 | SIS2013-8 | |
| 発行日 | 2013-06-06 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2013-8 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2013-06-13 - 2013-06-14 |
| 開催地（和） | 宝山ホール(鹿児島) |
| 開催地（英） | Houzan Hall (Kagoshima) |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2013-06-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | スケーラブルDVCにおける変換量子化回路のVLSI設計 |
| サブタイトル（和） | |
| タイトル（英） | VLSI Design of Transform and Quantization Units in Scalable Distributed Video Coding |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Distributed Video Coding / Distributed Video Coding |
| キーワード(2)（和/英） | 変換 / transform |
| キーワード(3)（和/英） | 量子化 / quantization |
| キーワード(4)（和/英） | VLSI アーキテクチャ / VLSI architecture |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 鳴海 / Narumi Tanaka / タナカ ナルミ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ) |
| 第2著者 氏名（和/英/ヨミ） | 岡田 雅司 / Masashi Okada / オカダ マサシ |
| 第2著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ) |
| 第3著者 氏名（和/英/ヨミ） | 迫水 和仁 / Kazuhito Sakomizu / サコミズ カズヒト |
| 第3著者 所属（和/英） | 大阪大学/沖電気工業株式会社 (略称： 阪大/OKI) Osaka University/Oki Electric Industry Co., Ltd. (略称： Osaka Univ/OKI) |
| 第4著者 氏名（和/英/ヨミ） | 尾上 孝雄 / Takao Onoye / |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-06-13 14:55:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2013-8 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.78 |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2013-06-06 (SIS) |
[研究会発表申込システムのトップページに戻る]