| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-07-04 16:25 ［招待講演］プリンテッド集積回路に向けた積層型論理素子の作製 ○工藤一浩・小寺 勲・山内 博・国吉繁一・酒井正俊（千葉大）  OME2013-47 |
|
| 抄録 | （和） | 本研究では、活性層および絶縁層に塗布可能材料を用いた積層型論理回路を作製し、その基礎特性を評価した。積層型論理回路は、トップゲート構造のZnO-TFT (nチャネル) の上にゲート電極を共有したボトムゲート構造のTIPS-pentacene TFT (pチャネル) を積層することで作製した。絶縁膜には、塗布可能材料である光硬化型シリコーン樹脂を使用した。作製した素子は、典型的な論理回路動作を示した。この積層型構造は、従来の基板上に平面的に作製した論理回路に比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などの効果が期待できる。 |
| （英） | We have demonstrated logic circuit operations of stacked-structure thin film transistor (TFT) circuits using TIPS-pentacene (6,13-Bis(triisopropylsilylethynyl)pentacene) and soluble ZnO as active layers. Bottom-gate-type TIPS-pentacene TFTs, as p-channel transistors, were formed on top-gate-type ZnO TFTs with common gate electrodes. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure TFT circuit has several advantages such as easiness of active material patterning, compact device area per stage, and the short length of the interconnection as compared with the planar configuration in a conventional logic circuit. | |
| キーワード | （和） | 積層型薄膜トランジスタ / 論理回路 / シリコーン / ペンタセン / ZnO / / / |
| （英） | Stacked Structure TFT / Logic Circuit / Silicone-resin / TIPS-pentacene / ZnO / / / | |
| 文献情報 | 信学技報, vol. 113, no. 115, OME2013-47, pp. 25-30, 2013年7月. | |
| 資料番号 | OME2013-47 | |
| 発行日 | 2013-06-27 (OME) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | OME2013-47 |
|
| 研究会情報 | |
| 研究会 | OME IEE-DEI |
| 開催期間 | 2013-07-04 - 2013-07-05 |
| 開催地（和） | トキ交流会館 |
| 開催地（英） | |
| テーマ（和） | 有機ナノ材料・構造制御，デバイス応用，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | OME |
| 会議コード | 2013-07-OME-DEI |
| 本文の言語 | 日本語 |
| タイトル（和） | プリンテッド集積回路に向けた積層型論理素子の作製 |
| サブタイトル（和） | |
| タイトル（英） | Fabrication of Stacked Logic Circuits for Printed Integrated Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 積層型薄膜トランジスタ / Stacked Structure TFT |
| キーワード(2)（和/英） | 論理回路 / Logic Circuit |
| キーワード(3)（和/英） | シリコーン / Silicone-resin |
| キーワード(4)（和/英） | ペンタセン / TIPS-pentacene |
| キーワード(5)（和/英） | ZnO / ZnO |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 工藤 一浩 / Kazuhiro Kudo / クドウ カズヒロ |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小寺 勲 / Isao Kodera / コデラ イサオ |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 山内 博 / Hiroshi Yamauchi / ヤマウチ ヒロシ |
| 第3著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 国吉 繁一 / Shigekazu Kuniyoshi / クニヨシ シゲカズ |
| 第4著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 酒井 正俊 / Masatoshi Sakai / サカイ マサトシ |
| 第5著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-07-04 16:25:00 |
| 発表時間 | 35分 |
| 申込先研究会 | OME |
| 資料番号 | OME2013-47 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.115 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2013-06-27 (OME) |
[研究会発表申込システムのトップページに戻る]