| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-07-12 15:45 大容量/高速ストレージを実現する3次元相変化メモリ ○小林 孝・木下勝治・笹子佳孝（日立）  MR2013-11 エレソ技報アーカイブへのリンク：MR2013-11 |
|
| 抄録 | （和） | 次世代の大容量ストレージ向けに、3次元縦型チェインセル相変化メモリを開発した。本メモリは積層された複数のゲートを一括加工して深孔を形成し、同部に相変化材料と駆動用の縦型トランジスタを配置したチェインセル構造を特徴とする。各チェインはポリSiダイオードにより選択される。本構造によりプロセスステップ数、セルファクタ、及び設計ルールが縮小でき、3次元NANDフラッシュに対し1/5のビットコストを実現できる。加えて、リセット電流の低減と短時間書込みにより、転送速度を1GB/sに増大可能である。今回、4層の縦型チェインセルを試作し、選択動作と100万回の書換えを実証した。 |
| （英） | A three-dimensional vertical chain-cell-type phase change memory (VCCPCM) for next-generation large-capacity storage was developed. The VCCPCM features formation of memory holes in multi-layered stacked gates by using a single mask and each chain is selected by poly-Si diode. As a result of the configuration, the number of process steps, cell factor, and available design rule were reduced. Consequently, relative bit cost of the VCCPCM compared to 3-D NAND flash memory is reduced to 0.2. In addition, low-current reset operation with short pulse enables programming throughput as high as 1 GB/s. Selective read/write operation and 1 million endurance were confirmed by using 4-layer vertical chain cell. | |
| キーワード | （和） | ストレージ / 3次元 / チェインセル / 相変化メモリ / 積層ゲート / ポリSiダイオード / ビットコスト / 転送速度 |
| （英） | Three dimensional / Phase change memory / Storage / Stacked gate / Poly-Si diode / Bit cost / Programming throughput / Chain cell | |
| 文献情報 | 信学技報, vol. 113, 2013年7月. | |
| 資料番号 | ||
| 発行日 | 2013-07-05 (MR) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | MR2013-11 エレソ技報アーカイブへのリンク：MR2013-11 |
|
| 研究会情報 | |
| 研究会 | MRIS ITE-MMS |
| 開催期間 | 2013-07-12 - 2013-07-12 |
| 開催地（和） | 中央大学 |
| 開催地（英） | Chuo Univ. |
| テーマ（和） | 固体メモリ・媒体，一般 |
| テーマ（英） | Solid State Memory, Media, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | MRIS |
| 会議コード | 2013-07-MR-MMS |
| 本文の言語 | 日本語 |
| タイトル（和） | 大容量/高速ストレージを実現する3次元相変化メモリ |
| サブタイトル（和） | |
| タイトル（英） | 3-Dimensional Phase Change Memory Enabling High Density and High Speed Storage |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ストレージ / Three dimensional |
| キーワード(2)（和/英） | 3次元 / Phase change memory |
| キーワード(3)（和/英） | チェインセル / Storage |
| キーワード(4)（和/英） | 相変化メモリ / Stacked gate |
| キーワード(5)（和/英） | 積層ゲート / Poly-Si diode |
| キーワード(6)（和/英） | ポリSiダイオード / Bit cost |
| キーワード(7)（和/英） | ビットコスト / Programming throughput |
| キーワード(8)（和/英） | 転送速度 / Chain cell |
| 第1著者 氏名（和/英/ヨミ） | 小林 孝 / Takashi Kobayashi / コバヤシ タカシ |
| 第1著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第2著者 氏名（和/英/ヨミ） | 木下 勝治 / Masaharu Kinoshita / キノシタ マサハル |
| 第2著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第3著者 氏名（和/英/ヨミ） | 笹子 佳孝 / Yoshitaka Sasago / ササゴ ヨシタカ |
| 第3著者 所属（和/英） | (株)日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-07-12 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | MRIS |
| 資料番号 | MR2013-11 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.127 |
| ページ範囲 | pp.31-34 |
| ページ数 | 4 |
| 発行日 | 2013-07-05 (MR) |
[研究会発表申込システムのトップページに戻る]