| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-09-19 09:00 バックゲートバイアス制御技術を用いた低電力リコンフィギャラブルアクセラレータの設計 ○蘇 洪亮・王 蔚涵・天野英晴（慶大）  RECONF2013-26 |
|
| 抄録 | （和） | 近年、大きな Processing Element(PE) array を持っているアクセラレータのリーク電流は深刻な問題と なっている。これに応じて、バックゲートバイアスをコントロールする低電力リコンフィギャラブルアクセラレータ が当研究室で実装し、評価を行った。CMA-bb では、μ コントローラと PE array のバックゲートバイアスは独立し てコントロール可能である。アイドルモード時に、μ コントローラと PE array にリバースバイアスをかけることによ り、リーク電流を抑えることができる。高機能を要求される時に、フォワードバイアスをかけることで、クロック周 波数を増加させる。演算に使われるアプリケーションにおいて、PE array にリバースバイアスをかけることにより、 動的電力が抑えられる。一方、PE array にフォワードバイアスをかけることにより、電力を大きく増加せずに機能が 向上できる。実際のチップは 65nm 低い漏出適用のプロセスを応用されている。実機評価の結果は、リバースバイア スをかけることにより、リーク電流は 300μA まで抑えられる。また、フォワードバイアスをかけることにより、動的 電力は 21%増加することと共に、動作周波数は 39MHz から 50MHz まで増加できる。演算に使われるアプリケーショ ンにおいて、PE array にリバースバイアスをかけることにより、動的電力は 8%から 9.4%まで抑えられた。 |
| （英） | Leakage power is a serious problem especially for accerelators which use a large size Processing Ele- ment (PE) array. Here, a low power reconfigurable accelerator called Cool Mega Array (CMA) with back-gate bias control (CMA-bb) is implemented and evaluated. In CMA-bb, the back-gate bias of the microcontroller and PE array can be controlled independently. In the idle mode, reverse bias is given to the both parts to suppress the leakage current. When high performance is required, forward bias is used to increase the clock frequency. For simple applications, the operational power can be suppressed by using reverse bias only in the PE array. On the other hand, by giving forward bias to the PE array, the performance can be increased with a small increases of the power in the computation centric applications. The real chip is implemented with a 65nm experimental process for low leakage applications. The evaluation results show that the leakage current can be suppressed to 300μA by using the reverse bias. The operational frequency is increased from 39MHz to 50MHz with up to 21% increase of operational power by using the forward bias. For simple applications, 8% to 9.4% of operational power is saved by giving reverse bias only to the PE array. | |
| キーワード | （和） | リーク電流削減 / アクセラレータ / ゙ックゲートバイアス制御 / / / / / |
| （英） | Corase Grained Reconfigurable Processor / Leakage Power Reduction / Back-gate Bias Control / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 221, RECONF2013-26, pp. 37-42, 2013年9月. | |
| 資料番号 | RECONF2013-26 | |
| 発行日 | 2013-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-26 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2013-09-18 - 2013-09-19 |
| 開催地（和） | 北陸先端科学技術大学院大学 |
| 開催地（英） | Japan Advanced Institute of Science and Technology |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | バックゲートバイアス制御技術を用いた低電力リコンフィギャラブルアクセラレータの設計 |
| サブタイトル（和） | |
| タイトル（英） | A Low power Reconfigurable Accelerator using a Back-gate Bias Control Technique |
| サブタイトル（英） | |
| キーワード(1)（和/英） | リーク電流削減 / Corase Grained Reconfigurable Processor |
| キーワード(2)（和/英） | アクセラレータ / Leakage Power Reduction |
| キーワード(3)（和/英） | ゙ックゲートバイアス制御 / Back-gate Bias Control |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 蘇 洪亮 / Hongliang Su / ソ コウリョウ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio niversity (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 王 蔚涵 / Weihan Wang / オウ イカン |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio niversity (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio niversity (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-09-19 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-26 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.221 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2013-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]