| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-10-24 15:45 OpenCLを用いたFPGAベースFDTDアクセラレータの設計 ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大）  EMCJ2013-73 MW2013-113 EST2013-65 |
|
| 抄録 | （和） | FPGAによる専用ハードウェアを用いた高性能計算システムは，CPUおよびGPUと比べて電力効率が高い計算処理を実現できる．しかしながら，FPGAにおけるハードウェア設計はCPU,GPU向けのソフトウェア設計よりも多くの設計時間が必要になる． 本稿ではFPGA向けOpenCLコンパイラを用いたFDTDハードウェアアクセラレータの設計を行っている．このコンパイラによってOpenCL記述から自動的にハードウェアを作成することができるため，ハードウェア記述言語による回路設計と比べて短時間でFPGAにアプリケーションを実装することができる． FPGAにおけるFDTDアクセラレータの実装結果から，CPUと比べて処理速度が速く，GPUと比べて約1/10の消費電力で計算できることを確認した． |
| （英） | High-performance computing systems with dedicated hardware on FPGAs can achieve power efficient computations compared with CPUs and GPUs. However, the hardware design on FPGAs needs more time than the software design on CPUs and GPUs. We designed an FDTD hardware accelerator using the OpenCL compiler for FPGA in this paper. Since it is possible to create hardware automatically from the OpenCL code by using this compiler, we can implement applications on FPGAs in a short time compared with the design with a hardware description language. According to the result of the implementation of the FDTD accelerator on the FPGA, the processing speed is faster than CPU. Moreover, the power consumption is about one-tenth of GPU. |
|
| キーワード | （和） | OpenCL / FPGA / FDTD法 / ハードウェアアクセラレータ / / / / |
| （英） | OpenCL / FPGA / FDTD method / Hardware accelerator / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 261, EST2013-65, pp. 73-76, 2013年10月. | |
| 資料番号 | EST2013-65 | |
| 発行日 | 2013-10-17 (EMCJ, MW, EST) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EMCJ2013-73 MW2013-113 EST2013-65 |
|
| 研究会情報 | |
| 研究会 | EMCJ IEE-EMC MW EST |
| 開催期間 | 2013-10-24 - 2013-10-25 |
| 開催地（和） | 東北大 青葉山キャンパス |
| 開催地（英） | Tohoku Univ. |
| テーマ（和） | EMC一般, マイクロ波, 電磁界解析 |
| テーマ（英） | EMC, Micro wave, Electromagnetic analysis, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | EST |
| 会議コード | 2013-10-EMCJ-EMC-MW-EST |
| 本文の言語 | 日本語 |
| タイトル（和） | OpenCLを用いたFPGAベースFDTDアクセラレータの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of an FPGA-Based FDTD Accelerator Using OpenCL |
| サブタイトル（英） | |
| キーワード(1)（和/英） | OpenCL / OpenCL |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | FDTD法 / FDTD method |
| キーワード(4)（和/英） | ハードウェアアクセラレータ / Hardware accelerator |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 武井 康浩 / Yasuhiro Takei / タケイ ヤスヒロ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | ハシタ ムトゥマラ ウィシディスーリヤ / Hasitha Muthumala Waidyasooriya / ハシタ ムトゥマラ ウィシディスーリヤ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / カメヤマ ミチタカ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-10-24 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | EST |
| 資料番号 | EMCJ2013-73, MW2013-113, EST2013-65 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.259(EMCJ), no.260(MW), no.261(EST) |
| ページ範囲 | pp.73-76 |
| ページ数 | 4 |
| 発行日 | 2013-10-17 (EMCJ, MW, EST) |
[研究会発表申込システムのトップページに戻る]