| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-27 10:20 耐タンパ性向上のためのHybrid Masking Dual-Rail ROMを用いたAES暗号回路の性能評価 ○鵜飼慎太郎・中井綱人・北村俊樹・久保田貴也・汐崎 充・藤野 毅（立命館大）  CPM2013-111 ICD2013-88 |
|
| 抄録 | （和） | ICカード等に使用される暗号回路の設計には電力解析攻撃や電磁界解析攻撃等のサイドチャネル攻撃耐性を有する耐タンパ性が求められる．我々は耐タンパ性を有する手法として，入出力値に依存せず均一な消費電力となるIO-Masked Dual-Rail ROMに加算と乗算の乱数マスクを用いることを提案し，本方式を用いたAES暗号回路を0.18μm CMOSプロセスで試作した．本論文では試作を行った回路の性能及び攻撃耐性評価を行い，他の対策回路と比較して小面積・低消費電力でありかつ高い耐タンパ性が得られたことを報告する． |
| （英） | Tamper-resistant devices require to protect cryptographic circuit from side-channel attacks such as power analysis (PA) and electromagnetic analysis (EMA). This paper proposes hybrid masking dual-rail ROM (HMDR-ROM) scheme as a countermeasure against side-channel attacks. The HMDR-ROM scheme combines IO-Masked Dual-Rail ROM with both additive and multiplicative masking technique. The IO-masked dual-rail ROM consumes constant power regardless of input/output values. And, these masking techniques are used to hide correlations between the secret key and information leakages. A prototype AES chip was designed and fabricated with a 0.18μm CMOS technology. We confirm that the proposed scheme achieves low area and low power compared with other countermeasures, and the strong resistance against PA/EMA attacks. | |
| キーワード | （和） | サイドチャネル攻撃 / AES / CPA / CEMA / Dual-Rail ROM / Hybrid Mask / / |
| （英） | Side-Channel Attack / AES / CPA / CEMA / Dual-Rail ROM / Hybrid Mask / / | |
| 文献情報 | 信学技報, vol. 113, no. 323, ICD2013-88, pp. 19-24, 2013年11月. | |
| 資料番号 | ICD2013-88 | |
| 発行日 | 2013-11-20 (CPM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPM2013-111 ICD2013-88 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 耐タンパ性向上のためのHybrid Masking Dual-Rail ROMを用いたAES暗号回路の性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Tamper-Resistant AES Cryptographic Circuit utilizing Hybrid Masking Dual-Rail ROM |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-Channel Attack |
| キーワード(2)（和/英） | AES / AES |
| キーワード(3)（和/英） | CPA / CPA |
| キーワード(4)（和/英） | CEMA / CEMA |
| キーワード(5)（和/英） | Dual-Rail ROM / Dual-Rail ROM |
| キーワード(6)（和/英） | Hybrid Mask / Hybrid Mask |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鵜飼 慎太郎 / Shintaro Ukai / ウカイ シンタロウ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中井 綱人 / Tsunato Nakai / ナカイ ツナト |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 北村 俊樹 / Toshiki Kitamura / キタムラ トシキ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 久保田 貴也 / Takaya Kubota / クボタ タカヤ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 汐崎 充 / Mitsuru Shiozaki / シオザキ ミツル |
| 第5著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第6著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-27 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | CPM2013-111, ICD2013-88 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.322(CPM), no.323(ICD) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (CPM, ICD) |
[研究会発表申込システムのトップページに戻る]