講演抄録/キーワード |
講演名 |
2013-11-28 14:35
再構成デバイスMPLDの配置配線ツールを用いたアーキテクチャ評価 ○山下智也・稲木雅人・谷川一哉・弘中哲夫(広島市大)・石黒 隆(太陽誘電) RECONF2013-55 |
抄録 |
(和) |
本稿では再構成デバイスMPLD における再構成部の構造の検討を配置配線ツールを用いて行う.この検討
の目的は,大きな論理回路のマッピングを可能にしつつ,かつ,使用するチップ面積が小さいMPLD アーキテクチャ
を探索する事である.この目的達成のために,先行研究で開発された特定のMPLD アーキテクチャ向けの配置配線
ツールを改良し,より多くのMPLD アーキテクチャに対応した配置配線ツールを開発した.そのようにして開発した
配置配線ツールを用いて様々なベンチマーク回路をマッピングする事で,小面積で様々な論理回路がマッピング可能
なMPLD アーキテクチャを探索する. |
(英) |
In this paper, we evaluate some logic and interconnection structures for MPLD, which is a basic architecture
for reconfigurable logic devices composed of only memory cells and wires between them, by placing and
routing benchmark circuits on the structures. The goal of this evaluation is to find good structures for MPLD
that can efficiently map larger circuits using smaller chip area. For the experiments, we implemented an architecture-
independent placement and routing tool for MPLD by eliminating the architecture-dependent term in the cost
function of an existing placement and routing tool for MPLD. |
キーワード |
(和) |
MPLD / PLD / FPGA / アーキテクチャ / 配置配線 / / / |
(英) |
MPLD / PLD / FPGA / architecture / Place-and-Route / / / |
文献情報 |
信学技報, vol. 113, no. 325, RECONF2013-55, pp. 87-92, 2013年11月. |
資料番号 |
RECONF2013-55 |
発行日 |
2013-11-20 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2013-55 |