| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-28 08:55 割込み処理を考慮したシステムレベル設計手法 ○安藤友樹・石田薫史・本田晋也・高田広章・枝廣正人（名大）  VLD2013-77 DC2013-43 |
|
| 抄録 | （和） | 本論文は，割込み処理を抽象化することで，デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる．制御システムは複雑化，処理の高度化が進んでおり，設計効率を向上するために制御システムの設計抽象度を上げる必要がある．抽象度の高い設計手法としてシステムレベル設計手法があるが，既存のものはマルチメディアシステムが主な設計対象であり，デバイスなど外部との入出力が必要な制御システムを扱うことができない．我々はデバイスとの入出力に加え，割込みと割込み処理を抽象化し，システムレベルにて制御システムを扱えるモデルを提案する．シリアルドライバを対象とした評価実験により，提案する制御システムモデルを利用することで，小さなオーバヘッドで制御システムを抽象度高く設計可能なことを示す． |
| （英） | We propose a system level design methodology for control systems that have both input and output by abstraction of interrupt handling. Since control systems are increasing their complexity, the designers have to design them on higher level of abstraction to increase design efficiency. System level design is known as one of the way to realize that. However, they cannot handle control systems because they do not consider interrupt handling. We propose a model that deals with control systems at system level by abstraction of interrupt handling. The case study shows that our proposing model has few overhead on memory usage and execution time. | |
| キーワード | （和） | システムレベル設計 / 割込み処理 / 制御システム / / / / / |
| （英） | system level design / interrupt process / control system / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-77, pp. 119-124, 2013年11月. | |
| 資料番号 | VLD2013-77 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-77 DC2013-43 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 割込み処理を考慮したシステムレベル設計手法 |
| サブタイトル（和） | |
| タイトル（英） | System-level design method considering the interrupt processing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | システムレベル設計 / system level design |
| キーワード(2)（和/英） | 割込み処理 / interrupt process |
| キーワード(3)（和/英） | 制御システム / control system |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 安藤 友樹 / Yuki Ando / アンドウ ユウキ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 石田 薫史 / Yukihito Ishida / イシダ ユキヒト |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 本田 晋也 / Shinya Honda / ホンダ シンヤ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 高田 広章 / Hiroaki Takada / タカダ ヒロアキ |
| 第4著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 枝廣 正人 / Masato Edahiro / エダヒロ マサト |
| 第5著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-28 08:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-77, DC2013-43 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.119-124 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]