| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-29 08:55 遅延故障BIST向けLFSRシード生成法 ○本田太郎・大竹哲史（大分大）  VLD2013-92 DC2013-58 |
|
| 抄録 | （和） | 本稿では，遅延故障に対するスキャンBIST向けのLFSRシード生成法を提案する．従来のシード生成法では，故障を検出するテストパターンを求め，それをシードへ変換することにより求めていたが，シードが存在する場合でも初めに求めたテストパターンによっては変換できない場合があった．その場合，故障検出率の損失といった問題が生じる．この問題を解決するために，著者らの研究グループでは制約付きテスト生成を用いて，スタティック故障に対するスキャンBIST向けのLFSRシードを直接生成する方法を提案した．この方法では，LFSRを時間展開したXORネットワークをテスト生成制約回路として作成し，擬似的に被検査回路の組合せ回路部分に接続してテスト生成を行う．本稿では，この方法を遅延故障に拡張する．提案法では，ランチ・オフ・キャプチャ(LoC)方式を用いた遅延テストを指向し，回路の内部状態を2パターンテストの第2ベクトルに用いる．そのために，2時刻展開モデルを用いたシード生成モデルおよび，XORネットワークの出力と内部状態を選択可能にするための機構を用いたシード生成モデルを提案する．本稿では，提案手法の有効性をITC'99 ベンチマーク回路を用いた実験により示す． |
| （英） | In this paper, we propose a method to generate LFSR seeds for delay fault BIST. A conventional way to generate seeds is the following. A test pattern for a fault is first generated and the pattern is then converted into a seed. However, the test pattern may not always be converted into a seed even if a seed exists for the fault. In such cases, fault coverage loss may occur. To solve the problem, the authors have proposed a method to generate LFSR seeds for scan-based BIST for static faults using constrained ATPG. In this method, the LFSR is expanded into a time expansion model, which is a combinational circuit called an XOR network, as test generation constraint circuitry and it is connected to the combinational part of a circuit under test to form a seed generation model. Seeds can be generated directly for faults in the combinational part by applying an ATPG to the seed generation model. In this paper, the method is expanded to test delay faults under the launch-off-capture (LoC) scheme. In the LoC scheme, an internal state is used as the second pattern of a two pattern test. To support this, seed generation methods using two time expansion model and using circuitry selecting the outputs of XOR network and the internal states are proposed in this paper. The effectiveness of the latter proposed method is shown through experiments using ITC'99 benchmark circuits. | |
| キーワード | （和） | BIST / 遷移故障 / シード生成 / テスト生成制約 / / / / |
| （英） | BIST / delay fault / seed generation / constrained test generation / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 321, DC2013-58, pp. 227-231, 2013年11月. | |
| 資料番号 | DC2013-58 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-92 DC2013-58 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 遅延故障BIST向けLFSRシード生成法 |
| サブタイトル（和） | |
| タイトル（英） | A Method of LFSR Seed Generation for Delay Fault BIST |
| サブタイトル（英） | |
| キーワード(1)（和/英） | BIST / BIST |
| キーワード(2)（和/英） | 遷移故障 / delay fault |
| キーワード(3)（和/英） | シード生成 / seed generation |
| キーワード(4)（和/英） | テスト生成制約 / constrained test generation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 本田 太郎 / Taro Honda / ホンダ タロウ |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第2著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-29 08:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2013-92, DC2013-58 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.227-231 |
| ページ数 | 5 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]