お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-11-29 13:20
マーチングメモリスルータイプを用いたNoCルータ
安戸僚汰加賀美崇紘天野英晴慶大)・中瀬泰伸渡邊政志大石 司清水 徹ルネサス エレクトロニクス)・中村維男慶大CPSY2013-71
抄録 (和) 我々はメニーコアにおけるチップ内ネットワーク(Network-on- Chip, NoC)を低消費電力化する方法として,マーチングメモリスルータイプを用いたルータを提案する.マーチングメモリスルータイプは,高速,低電力,小容量のFIFO構造をしたメモリである.本報告では,このメモリをインプットバッファとして使用したNoCルータをVerilog HDLで設計し,消費電力を評価した.一般のレジスタ利用のルータと比較した結果,28.8%電力が削減された.データ依存性を考慮した場合はさらに電力削減が期待される. 
(英) We propose a NoC(Network-on Chip) router using the marching memory through type in order to reduce the power consumption of the router. The marching memory through type is a memory of small capacity by low power at high speed, whose data structure is FIFO. In this paper, we designed a NoC router using this memory in its input buffer, and evaluated its power consumption. As a result, we reduced the power by 28.8 percent compared with the oridinal one. If we take account of data dependency, we can achieve more reduction.
キーワード (和) チップ内ネットワーク / マーチングメモリスルータイプ / ルータ / インプットバッファ / 低消費電力 / / /  
(英) Network-on-Chip(NoC) / marching memory through type / router / input buffer / low power / / /  
文献情報 信学技報, vol. 113, no. 324, CPSY2013-71, pp. 71-76, 2013年11月.
資料番号 CPSY2013-71 
発行日 2013-11-20 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2013-71

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2013-11-27 - 2013-11-29 
開催地(和) 鹿児島県文化センター 
開催地(英)  
テーマ(和) デザインガイア2013 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2013 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) マーチングメモリスルータイプを用いたNoCルータ 
サブタイトル(和)  
タイトル(英) NoC routers using the marching memory through type 
サブタイトル(英)  
キーワード(1)(和/英) チップ内ネットワーク / Network-on-Chip(NoC)  
キーワード(2)(和/英) マーチングメモリスルータイプ / marching memory through type  
キーワード(3)(和/英) ルータ / router  
キーワード(4)(和/英) インプットバッファ / input buffer  
キーワード(5)(和/英) 低消費電力 / low power  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 安戸 僚汰 / Ryota Yasudo / ヤスド リョウタ
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 加賀美 崇紘 / Takahiro Kagami / カガミ タカヒロ
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 天野 英晴 / Hideharu Amano / アマノ ヒデハル
第3著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第4著者 氏名(和/英/ヨミ) 中瀬 泰伸 / Yasunobu Nakase / ナカセ ヤスノブ
第4著者 所属(和/英) * (略称: *)
* (略称: *)
第5著者 氏名(和/英/ヨミ) 渡邊 政志 / Masashi Watanabe / ワタナベ マサシ
第5著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas Electronics (略称: Renesas)
第6著者 氏名(和/英/ヨミ) 大石 司 / Tsukasa Oishi / オオイシ ツカサ
第6著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas Electronics (略称: Renesas)
第7著者 氏名(和/英/ヨミ) 清水 徹 / Toru Shimizu / シミズ トオル
第7著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas Electronics (略称: Renesas)
第8著者 氏名(和/英/ヨミ) 中村 維男 / Tadao Nakamura / ナカムラ タダオ
第8著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2013-11-29 13:20:00 
発表時間 25分 
申込先研究会 CPSY 
資料番号 CPSY2013-71 
巻番号(vol) vol.113 
号番号(no) no.324 
ページ範囲 pp.71-76 
ページ数
発行日 2013-11-20 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会