講演抄録/キーワード |
講演名 |
2013-11-29 13:20
マーチングメモリスルータイプを用いたNoCルータ ○安戸僚汰・加賀美崇紘・天野英晴(慶大)・中瀬泰伸,渡邊政志・大石 司・清水 徹(ルネサス エレクトロニクス)・中村維男(慶大) CPSY2013-71 |
抄録 |
(和) |
我々はメニーコアにおけるチップ内ネットワーク(Network-on- Chip, NoC)を低消費電力化する方法として,マーチングメモリスルータイプを用いたルータを提案する.マーチングメモリスルータイプは,高速,低電力,小容量のFIFO構造をしたメモリである.本報告では,このメモリをインプットバッファとして使用したNoCルータをVerilog HDLで設計し,消費電力を評価した.一般のレジスタ利用のルータと比較した結果,28.8%電力が削減された.データ依存性を考慮した場合はさらに電力削減が期待される. |
(英) |
We propose a NoC(Network-on Chip) router using the marching memory through type in order to reduce the power consumption of the router. The marching memory through type is a memory of small capacity by low power at high speed, whose data structure is FIFO. In this paper, we designed a NoC router using this memory in its input buffer, and evaluated its power consumption. As a result, we reduced the power by 28.8 percent compared with the oridinal one. If we take account of data dependency, we can achieve more reduction. |
キーワード |
(和) |
チップ内ネットワーク / マーチングメモリスルータイプ / ルータ / インプットバッファ / 低消費電力 / / / |
(英) |
Network-on-Chip(NoC) / marching memory through type / router / input buffer / low power / / / |
文献情報 |
信学技報, vol. 113, no. 324, CPSY2013-71, pp. 71-76, 2013年11月. |
資料番号 |
CPSY2013-71 |
発行日 |
2013-11-20 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2013-71 |