| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-29 10:25 高位合成のループパイプライン化におけるフォワーディングユニット生成技術 ○日下部真吾・外山知人・瀬戸謙修（東京都市大）  VLD2013-95 DC2013-61 |
|
| 抄録 | （和） | 高位合成におけるループパイプライン化では開始間隔の削減が重要であるが、実行前に依存関係が発生するか否か判定できないメモリアクセスに対して、従来のループパイプライン化技術は、悲観的に依存関係が常に存在すると仮定するため、開始間隔が増大してしまう問題があった。この問題を解決するために、実行時に依存関係を解析し、依存関係が発生する場合にパイプラインをストールさせることで、開始間隔を削減する技術が提案されたが、依存関係の発生が多い場合には、ストールが頻繁に発生し、実行サイクル数が増大する問題があった。本稿では、このようなメモリアクセス間のRAW依存において、メモリに書込むデータを一時変数にも書き込むとともに、実行時に依存関係を判定し、依存発生時には、メモリと比べて遅延の小さいレジスタからデータを読み出すことにより、開始間隔を削減する技術を提案する。3つの例題に対して提案手法を適用した結果、既存技術と比べ平均で、1.2倍の面積増加で、1.6倍性能向上できたため、性能向上に有効であるといえる。 |
| （英） | In the loop pipelining of high-level synthesis, the reduction of initiation intervals (IIs) is very important. Existing loop pipelining techniques, however, pessimistically assumes that dependences whose the occurrence can be determined only at runtime always occur, resulting in increased IIs. To address this issue, recent work achieves reduced II by a source code transformation which introduces runtime dependence analysis and pipeline stall when dependences actually occur. Unfortunately, the previous work suffers from the increased execution cycles by frequent pipeline stall under the frequent occurrences of dependences. In this paper, we propose a technique to reduce IIs in which data written to memories are also written to registers for such RAW dependences. In our technique, registers which are faster than memories are accessed when the RAW dependences occur. Since the proposed approach achieved 1.6x speedups with 1.2x area increase on average for 3 examples, so we conclude that the proposed technique is effective for synthesizing high-speed circuits with loop pipelining. | |
| キーワード | （和） | 高位合成 / ループパイプライン化 / メモリアクセス / RAW依存 / フォワーディング / / / |
| （英） | high level synthesis / loop pipelining / memory accesses / RAW dependence / forwarding / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-95, pp. 245-249, 2013年11月. | |
| 資料番号 | VLD2013-95 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-95 DC2013-61 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成のループパイプライン化におけるフォワーディングユニット生成技術 |
| サブタイトル（和） | |
| タイトル（英） | Forwarding Unit Generation for Loop Pipelining in High-Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / high level synthesis |
| キーワード(2)（和/英） | ループパイプライン化 / loop pipelining |
| キーワード(3)（和/英） | メモリアクセス / memory accesses |
| キーワード(4)（和/英） | RAW依存 / RAW dependence |
| キーワード(5)（和/英） | フォワーディング / forwarding |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 日下部 真吾 / Shingo Kusakabe / クサカベ シンゴ |
| 第1著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： Tokyo City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 外山 知人 / Tomohito Toyama / トヤマ トモヒト |
| 第2著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： Tokyo City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 瀬戸 謙修 / Kenshu Seto / セト ケンシュウ |
| 第3著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： Tokyo City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-29 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-95, DC2013-61 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.245-249 |
| ページ数 | 5 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]