| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-12-20 15:30 ［チュートリアル講演］計算複雑さへの招待（5）：回路から迫るP vs. NP ○脊戸和寿（成蹊大）  COMP2013-47 |
|
| 抄録 | （和） | 本発表では，回路計算量と論理回路の充足可能性問題について基礎的な導入を行う．最初に回路計算モデルについて必要な定義やチューリング機械との関係を与える．次に，回路計算モデルによって定義される回路計算量クラスについての導入を行い，パリティ関数の下界を例に，定数段数回路，論理式，一般の回路における証明技法を簡単に解説する．その後，論理回路の充足可能性問題における非自明な指数時間アルゴリズムと回路計算量の下界証明の関連結果について述べる．最後に線形サイズの論理式に対する充足可能性問題の非自明な指数時間アルゴリズムを紹介し，その設計技法が論理式における回路計算量の下界証明手法と強く関連してることを示す． |
| （英） | In this talk, we give a brief introduction to Circuit Complexity and Circuit Satisfiability Problems. At first, we provide some notations on boolean circuits and show the relation between the size of boolean circuits and time of Turing machines. Next, we introduce the complexity class of boolean circuits and show some techniques for proving the size lower bounds of the parity function on constant-depth circuits, de Morgan formulas and general circuits. Then, we see the results that the non-trivial algorithms for circuit satisfiablity problems imply the lower bounds on circuit complexity. Finally, we show an exponentially fast algorithm for de Morgan formula-SAT and the key idea strongly relates to the idea of proving the lower bounds on de Morgan formulas. |
|
| キーワード | （和） | 回路計算量 / 論理回路の充足可能性問題 / / / / / / |
| （英） | Circuit Complexity / Circuit Satisfiability / / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 371, COMP2013-47, pp. 57-57, 2013年12月. | |
| 資料番号 | COMP2013-47 | |
| 発行日 | 2013-12-13 (COMP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | COMP2013-47 |
|
| 研究会情報 | |
| 研究会 | COMP |
| 開催期間 | 2013-12-20 - 2013-12-21 |
| 開催地（和） | 沖縄産業支援センター |
| 開催地（英） | Okinawa Industry Support Center |
| テーマ（和） | |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | COMP |
| 会議コード | 2013-12-COMP |
| 本文の言語 | 日本語 |
| タイトル（和） | 計算複雑さへの招待（5）：回路から迫るP vs. NP |
| サブタイトル（和） | |
| タイトル（英） | Introduction to Computational Complexity Theory (5): Approaches to P vs. NP via Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 回路計算量 / Circuit Complexity |
| キーワード(2)（和/英） | 論理回路の充足可能性問題 / Circuit Satisfiability |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 脊戸 和寿 / Kazuhisa Seto / セト カズヒサ |
| 第1著者 所属（和/英） | 成蹊大学 (略称： 成蹊大) Seikei University (略称： Seikei Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-12-20 15:30:00 |
| 発表時間 | 80分 |
| 申込先研究会 | COMP |
| 資料番号 | COMP2013-47 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.371 |
| ページ範囲 | p.57 |
| ページ数 | 1 |
| 発行日 | 2013-12-13 (COMP) |
[研究会発表申込システムのトップページに戻る]