| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-28 10:25 スケーラブル・ハードウェア機構における信号情報格納・再生方式 ○加藤佑典・渡邊大輔・中條拓伯（東京農工大）  VLD2013-106 CPSY2013-77 RECONF2013-60 |
|
| 抄録 | （和） | 大規模回路の実装は単一のFPGAでは収まりきらず，複数FPGAに回路を分割して実装することになるが，回路の動作周波数が低下する．そのため，我々は回路の動作周波数の低下を抑えつつ，分割回路間の信号伝達を可能にするスケーラブル・ハードウェア機構を提案してきた．この機構を実現するために，分割回路間の信号情報を一括転送し，分割回路を一つの回路システムとして動作させる信号情報格納方式および信号情報再生方式を提案する．本発表では，スケーラブル・ハードウェア機構の概要を説明し，信号情報格納・再生方式について示し，その実装および評価した結果について報告する． |
| （英） | In implementing a large-scale circuit into a single LSI, limitation of circuit area or degradation of maximum operating frequency sometimes occurs. For such a problem, though circuit partitioning is applied to multiple LSIs, conventional communication of signal information including a clock signal among partitioned circuits is difficult to be applied for acceleration due to sacrifice of an operating frequency. To overcome such problems, we have proposed a scalable hardware mechanism with keeping its operation frequency and allowing communicating signal information among partitioned circuits. In this paper, a storing and regenerating signal information which are needed in burst transferring signal information among partitioned circuits as well as the concept of the scalable circuit hardware mechanism is described. | |
| キーワード | （和） | FPGA / 回路分割 / 同期手法 / / / / / |
| （英） | FPGA / Circuit Partitioning / Synchronization / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 417, CPSY2013-77, pp. 25-30, 2014年1月. | |
| 資料番号 | CPSY2013-77 | |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-106 CPSY2013-77 RECONF2013-60 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM CPSY RECONF VLD |
| 開催期間 | 2014-01-28 - 2014-01-29 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-01-SLDM-CPSY-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | スケーラブル・ハードウェア機構における信号情報格納・再生方式 |
| サブタイトル（和） | |
| タイトル（英） | A Storing and Regenerating Signal Information in a Scalable Hardware System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 回路分割 / Circuit Partitioning |
| キーワード(3)（和/英） | 同期手法 / Synchronization |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 加藤 佑典 / Yusuke Katoh / カトウ ユウスケ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech) |
| 第2著者 氏名（和/英/ヨミ） | 渡邊 大輔 / Daisuke Watanabe / ワタナベ ダイスケ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech) |
| 第3著者 氏名（和/英/ヨミ） | 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-28 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | VLD2013-106, CPSY2013-77, RECONF2013-60 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.416(VLD), no.417(CPSY), no.418(RECONF) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]