| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-28 11:40 複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法 ○田崎智也・籠谷裕人・杉山裕二（岡山大）  VLD2013-109 CPSY2013-80 RECONF2013-63 |
|
| 抄録 | （和） | 非同期式パイプライン回路を設計する手法の一つとして， 依存性グラフを用いた合成法が提案されている．この合成法は現実では起こりえない遅延変動も 想定したQDI遅延モデルを採用しているため，回路規模が大きくなる問題があり，その解決策として より現実的なSDI遅延モデルを採用し，最大遅延ループの性質を利用した規模縮小法が提案された． 本稿では，最大遅延ループが複数ある場合にも適用できるようにこの手法を改良する． |
| （英） | As one of the design methods of asynchronous pipeline circuits, a synthesis algorithm using dependency graphs has been proposed. However, the size of circuits synthesized by this algorithm tends to be large because it assumes QDI delay model. Yoshitake proposed a reduction method using a characteristic of a maximum delay loop in a dependency graph under SDI delay model. In this paper, we improve the method by extending the application range to dependency graphs that have multiple maximum delay loop. |
|
| キーワード | （和） | 非同期式回路 / 依存性グラフ / QDI遅延モデル / SDI遅延モデル / 最大遅延ループ / / / |
| （英） | Asynchronous circuits / Dependency graphs / QDI delay model / SDI delay model / Maximum delay loop / / / | |
| 文献情報 | 信学技報, vol. 113, no. 417, CPSY2013-80, pp. 43-48, 2014年1月. | |
| 資料番号 | CPSY2013-80 | |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-109 CPSY2013-80 RECONF2013-63 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM CPSY RECONF VLD |
| 開催期間 | 2014-01-28 - 2014-01-29 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-01-SLDM-CPSY-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法 |
| サブタイトル（和） | |
| タイトル（英） | Reduction Method of Asynchronous Circuits with Maximum Delay Loops using SDI Delay Assumption |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式回路 / Asynchronous circuits |
| キーワード(2)（和/英） | 依存性グラフ / Dependency graphs |
| キーワード(3)（和/英） | QDI遅延モデル / QDI delay model |
| キーワード(4)（和/英） | SDI遅延モデル / SDI delay model |
| キーワード(5)（和/英） | 最大遅延ループ / Maximum delay loop |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田崎 智也 / Tomoya Tasaki / タサキ トモヤ |
| 第1著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： Okayama Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 籠谷 裕人 / Hiroto Kagotani / カゴタニ ヒロト |
| 第2著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： Okayama Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 杉山 裕二 / Yuji Sugiyama / スギヤマ ユウジ |
| 第3著者 所属（和/英） | 岡山大学 (略称： 岡山大) Okayama University (略称： Okayama Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-28 11:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | VLD2013-109, CPSY2013-80, RECONF2013-63 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.416(VLD), no.417(CPSY), no.418(RECONF) |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]