講演抄録/キーワード |
講演名 |
2014-01-28 10:50
スケーラブル・ハードウェア機構におけるハードウェア拡張プロトコル ○渡邊大輔・加藤佑典・中條拓伯(東京農工大) VLD2013-107 CPSY2013-78 RECONF2013-61 |
抄録 |
(和) |
近年,ASICのプロトタイプとともにFPGAを用いたアクセラレーションへの注目が集まっている.しかし,現状のFPGAにおいては,利用可能なロジックセルとLUTや,その使用率の増加による動作周波数の低下という点から実現する回路規模には限界がある.そこで,複数のFPGA上へ回路を分割して実装を行い,問題点の改善が図られている.その際に重要となるのが,分割回路間における回路の信号情報 の送受信である.我々は,回路間の信号情報の通信に着目し,複数のFPGA間で効率よく分割回路を実現するスケーラブルハードウェア機構を考案し,それをサポートするハードウェア拡張プロトコルを提案した.本論文では,提案したハードウェア拡張プロトコルを複数のFPGA間において実装し,実際の動作の検証を行った. |
(英) |
Recently hardware acceleration with using an FPGA are focused as well as prototyping an ASIC with it. The available number of logic cells and LUTs as well as decreasing operating frequency due to their growing utilization in a current FPGA are increasing limit the size of implemented hardware. Against the problem, a large sized circuit is partitioned and imlemented into several FPGAs. In this case communicating signal information among FPGAs is important. Focusing on the communication, we have introduced a Scalable Hardware System which realizes efficient partitioned circuits as well as Hardware Expansion Protocol to support the system. In this paper, our proposed Hardware Expansion Protocol is implemented between FPGAs and evaluated with an AES circuit. |
キーワード |
(和) |
FPGA / 回路分割 / 複数FPGA / / / / / |
(英) |
FPGA / Circuit Partitioning / Multi-FPGA / / / / / |
文献情報 |
信学技報, vol. 113, no. 417, CPSY2013-78, pp. 31-36, 2014年1月. |
資料番号 |
CPSY2013-78 |
発行日 |
2014-01-21 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2013-107 CPSY2013-78 RECONF2013-61 |
|