| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-29 13:20 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法 ○片野弘規・李 昇周・戸川 望（早大）・青木 孝・関原悠介・中西 衛（NTT）  VLD2013-126 CPSY2013-97 RECONF2013-80 |
|
| 抄録 | （和） | ネットワーク状に構成されたマルチFPGAシステムが提案されている. これは複数枚のボードから構成され, 各ボードには5つのFPGAチップと ボード間通信用ルータFPGAチップがリング状に接続されている. アプリケーションや状況に応じてボードを追加することができ, 柔軟性と拡張性に優れた特徴を持っている. このようなマルチFPGAシステムでは, タスクグラフを構成する各タスクの マルチFPGAシステムへのマッピングが, マルチFPGAシステム上で実行される アプリケーションの性能とコストを決定づける重要な要素となる. 本研究ではマルチFPGAシステムを対象としたタスクマッピング手法を提案する. 提案するタスクマッピング手法では, 各FPGAチップが持つ局所性を考慮して, タスクグラフ中で通信量が最大となるタスクを中心として周囲を探索し, これらのタスクはできるだけ同一あるいは隣接したFPGAチップに割り当てていくものである. また提案したタスクマッピング手法の検証と評価を行った. |
| （英） | Recently, a scalable and reconfigurable multi-FPGA system has been proposed which consists of two or more boards, each of which consists of one router FPGA chip and five general-purpose FPGA chips. The five general-purpose FPGA chips are connected to form a ring and the router FPGA chip performs inter-board communications. How to map a task graph onto such a multi-FPGA system is one of the challenging problems. In this paper, we propose a task mapping algorithm for a multi-FPGA system. Since the multi-FPGA system has a hierarchical structure, we have to find out {it locality/} in a given task graph. In our proposed algorithm, we focus on the communication rate between tasks and try to assign the ones with many communications between them to the same FPGA chip one by one. Experimental results demonstrate the effectiveness of our proposed algorithm. |
|
| キーワード | （和） | タスクマッピング / タスクグラフ / マルチFPGAシステム / ネットワークオンチップ / / / / |
| （英） | task mapping / task graph / multi-FPGA systems / network-on-chip / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 416, VLD2013-126, pp. 143-148, 2014年1月. | |
| 資料番号 | VLD2013-126 | |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-126 CPSY2013-97 RECONF2013-80 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM CPSY RECONF VLD |
| 開催期間 | 2014-01-28 - 2014-01-29 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-01-SLDM-CPSY-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法 |
| サブタイトル（和） | |
| タイトル（英） | A Locality-Driven Task Mapping Algorithm for Multi-FPGA Systems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | タスクマッピング / task mapping |
| キーワード(2)（和/英） | タスクグラフ / task graph |
| キーワード(3)（和/英） | マルチFPGAシステム / multi-FPGA systems |
| キーワード(4)（和/英） | ネットワークオンチップ / network-on-chip |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 片野 弘規 / Hiroki Katano / カタノ ヒロキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 李 昇周 / SeungJu Lee / |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 青木 孝 / Takashi Aoki / アオキ タカシ |
| 第4著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第5著者 氏名（和/英/ヨミ） | 関原 悠介 / Yusuke Sekihara / セキハラ ユウスケ |
| 第5著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第6著者 氏名（和/英/ヨミ） | 中西 衛 / Mamoru Nakanishi / ナカニシ マモル |
| 第6著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-29 13:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-126, CPSY2013-97, RECONF2013-80 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.416(VLD), no.417(CPSY), no.418(RECONF) |
| ページ範囲 | pp.143-148 |
| ページ数 | 6 |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]