| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-01-29 15:15 差分を用いた不揮発メモリの書込み回数削減による低電力回路設計 ○篠原寛行・柳澤政生・木村晋二（早大）  VLD2013-130 CPSY2013-101 RECONF2013-84 |
|
| 抄録 | （和） | LSI の低消費電力化のために，モジュール毎の細やかな電源オフは欠かせない． それと同時に，電源復帰後も動作の継続性を保つために現在の状態を保持する必要がある． そこで，電源オフでもデータの保持が可能な次世代不揮発メモリが注目されている． 不揮発メモリにより，細粒度で電源をオフにすることができ，リーク電力を中心とする電力削減が望める． しかし不揮発メモリにはCMOS のメモリ素子と比べて10 倍程度大きい書き込みエネルギーの問題があり，書き込みの削減が不揮発メモリを活用する上での重要な課題である． 本稿では，無線センサ端末などでの消費電力の削減に向けて，差分データを用いた 不揮発素子の書き込み削減による消費電力削減手法を提案する． データを二つの変数の和(元のデータと差分)で記憶し，新しい入力に変更する際に二つの変数の冗長性を用いて変化ビット数を最小化する． この手法を実現するハードウェアを設計し，気温及び湿度の測定データに対して適用して評価したところ，24%の書き込み回数削減と，約11%の消費電力削減を達成した． |
| （英） | In order to reduce the power consumption of LSI, unnecessary parts should be powered off with fine granularity, and current status data before power-off should be stored for the behavior after power-on. Next generation non-volatile memory is expected to be used to store data for power-off. However, the writing power of non-volatile memory is about 10 times higher than that of CMOS memory, so the reduction of writing behaviors is very important to reduce the total energy. The manuscript proposes a reduction method of writing behaviors using the difference of the original data and the new data for monitoring data sequences such as wireless sensor nodes. With the redundancy of the difference and the original data, the number of writing bits for these registers can be saved. The modificaiton system for the original and differential data registers has been developed and its power consumption has been evaluated. When applying to temperature monitoring, 24 % writing bits reduction and 11 % power reduction can be obtained. |
|
| キーワード | （和） | 次世代不揮発メモリ / 低消費電力回路設計 / 書き込み削減 / 消費電力削減 / STT-MRAM / 細粒度パワーゲーティング / / |
| （英） | Next generation non-volatile memory / Low-power LSI design method / Writing reduction / MTJ based STT-MRAM / EXOR-based clock gating / Fine grain power gating / / | |
| 文献情報 | 信学技報, vol. 113, no. 416, VLD2013-130, pp. 167-172, 2014年1月. | |
| 資料番号 | VLD2013-130 | |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-130 CPSY2013-101 RECONF2013-84 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM CPSY RECONF VLD |
| 開催期間 | 2014-01-28 - 2014-01-29 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-01-SLDM-CPSY-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 差分を用いた不揮発メモリの書込み回数削減による低電力回路設計 |
| サブタイトル（和） | |
| タイトル（英） | A Reduction Method of Writing Operations to Non-volatile Memory by Keeping Data Difference for Low-Power Circuit Design |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 次世代不揮発メモリ / Next generation non-volatile memory |
| キーワード(2)（和/英） | 低消費電力回路設計 / Low-power LSI design method |
| キーワード(3)（和/英） | 書き込み削減 / Writing reduction |
| キーワード(4)（和/英） | 消費電力削減 / MTJ based STT-MRAM |
| キーワード(5)（和/英） | STT-MRAM / EXOR-based clock gating |
| キーワード(6)（和/英） | 細粒度パワーゲーティング / Fine grain power gating |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 篠原 寛行 / Hiroyuki Shinohara / シノハラ ヒロユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / キムラ シンジ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-01-29 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-130, CPSY2013-101, RECONF2013-84 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.416(VLD), no.417(CPSY), no.418(RECONF) |
| ページ範囲 | pp.167-172 |
| ページ数 | 6 |
| 発行日 | 2014-01-21 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]