| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-02-10 15:10 BASTにおけるシフトデータ量削減法 ○田中まりか・山崎紘史・細川利典（日大）・吉村正義（九大）・新井雅之（日大）  DC2013-87 |
|
| 抄録 | （和） | LSIのテスト品質を維持しながら，テストデータ量を大幅に削減する手法の一つとして，組込み自己テストと自動テスト生成を組み合わせたテスト手法であるBAST法が提案されている．BASTアーキテクチャにおいて，疑似ランダムパターン発生器で生成された疑似ランダムパターンを決定的パターンに変換するためにビット反転を用いている．BASTを用いた場合のテストデータとなるBASTコードは，ビット反転命令とシフト命令から構成される．シフト命令数はスキャンチェイン長と決定的パターン数に依存し，ビット反転命令数は疑似ランダムパターンと決定的パターンとの衝突ビット数に依存する．本論文では，シフト命令数を削減するために指定した回数だけ連続してシフト動作を行う新しい命令を提案する．実験結果はISCAS’89ベンチマーク回路とITC’99ベンチマーク回路に対して，本手法がシフト命令数の削減に有効であることを示す． |
| （英） | BAST is one of techniques to reduce the amount of test data while maintaining the high test quality using built-in self test and deterministic test generation. On BAST architecture, a bit-flipping technique is used to convert pseudo-random patterns to deterministic patterns. BAST codes, which are test data on BAST, are composed of shift instructions and bit-flipping instructions. The number of shift instructions depends on the number of deterministic patterns and the scan chain length, and the number of bit-flipping instructions depends on the number of conflicts between deterministic patterns and pseudo random patterns. In this paper, we propose a new shift instruction which successively conducts shift operations for specified cycles to reduce the number of shift instructions. Experimental results show that the proposed method was effective to reduce the number of shift instructions for ISCAS'89 and ITC'99 benchmark circuits. | |
| キーワード | （和） | BASTアーキテクチャ / シフト命令 / BASTコード / 反転命令 / / / / |
| （英） | BAST architecture / shift instructions / BAST code / bit-flipping instructions / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 430, DC2013-87, pp. 49-54, 2014年2月. | |
| 資料番号 | DC2013-87 | |
| 発行日 | 2014-02-03 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2013-87 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2014-02-10 - 2014-02-10 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2014-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | BASTにおけるシフトデータ量削減法 |
| サブタイトル（和） | |
| タイトル（英） | A reduction method of shift data volume on BAST |
| サブタイトル（英） | |
| キーワード(1)（和/英） | BASTアーキテクチャ / BAST architecture |
| キーワード(2)（和/英） | シフト命令 / shift instructions |
| キーワード(3)（和/英） | BASTコード / BAST code |
| キーワード(4)（和/英） | 反転命令 / bit-flipping instructions |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 まりか / Marika Tanaka / タナカ マリカ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第2著者 氏名（和/英/ヨミ） | 山崎 紘史 / Hiroshi Yamazaki / ヤマザキ ヒロシ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第3著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第3著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第4著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ) |
| 第5著者 氏名（和/英/ヨミ） | 新井 雅之 / Masayuki Arai / アライ マサユキ |
| 第5著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-02-10 15:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2013-87 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.430 |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2014-02-03 (DC) |
[研究会発表申込システムのトップページに戻る]