講演抄録/キーワード |
講演名 |
2014-04-18 09:30
0.38V動作可能なプロセスばらつき耐性を有する65nm 8Mb STT-MRAM読出しセンスアンプ ○梅木洋平・柳田晃司・吉本秀輔・和泉慎太郎・吉本雅彦・川口 博(神戸大)・角田浩司・杉井寿博(超低電圧デバイス技研組合) ICD2014-10 エレソ技報アーカイブへのリンク:ICD2014-10 |
抄録 |
(和) |
本稿では65nmプロセスを用いた単一0.38V電源で動作可能なプロセスばらつき耐性を持つSTT-MRAM(磁気抵抗変化型ランダムアクセスメモリ)向け読出しセンスアンプを提案する.
提案センスアンプはnMOSによる負荷回路とpMOSを用いた負性抵抗回路により読出し電流を供給し,全てのプロセスコーナにおいて読出しマージンを最大化した.
提案回路を用いた8Mb STT-MRAMマクロを試作したところ,0.38Vにおいてサイクルタイム1.9μs(= 0.526MHz)の動作を確認した.同電圧における消費電力は1.70μWであった.
アクセスエネルギが最小となる条件はVDD=0.44Vでありその際の消費エネルギは1.12pj/bitであった.
提案STT-MRAMは従来型低電圧動作SRAMと比較して,帯域幅の使用率が14%未満である場合において優れている. |
(英) |
This paper exhibits a 65-nm 8-Mb spin transfer torque magnetoresistance random access memory (STT-MRAM) operating at a single supply voltage with a process-variation tolerant sense amplifier.
The proposed sense amplifier comprises a boosted-gate nMOS and negative-resistance pMOSes as loads, which maximizes the readout margin in any process corner.
The STT-MRAM achieves a cycle time of 1.9 μs (= 0.526 MHz) at 0.38V. The operating power is 6.15 μW at that voltage.
The minimum energy per access is 3.89 pJ/bit when the supply voltage is 0.44 V.
The proposed STT-MRAM operates at lower energy than SRAM when a utilization of a memory bandwidth is 14% or less. |
キーワード |
(和) |
STT-MRAM / 低電圧メモリ / プロセスばらつき耐性 / / / / / |
(英) |
STT-MRAM / Low voltage / Process variation tolerant / / / / / |
文献情報 |
信学技報, vol. 114, no. 13, ICD2014-10, pp. 47-51, 2014年4月. |
資料番号 |
ICD2014-10 |
発行日 |
2014-04-10 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2014-10 エレソ技報アーカイブへのリンク:ICD2014-10 |