| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-06-20 10:35 CMOS暗号回路におけるシリコン基板からのサイドチャネル漏洩 ○藤本大介・三浦典之・永田 真（神戸大）・林 優一・本間尚文（東北大）・シバム バシーン・ジャンルック ダンジェ（テレコムパリテック）  EMCJ2014-10 |
|
| 抄録 | （和） | 暗号回路において電源，グラウンドを流れる電流により内部状態が推定できてしまうサイドチャネル攻撃が問題となっている．CMOSデジタル回路において，電源電流の一部はシリコン基板内を回帰電流として流れ，その電流により電圧変動が発生し，基板ノイズとして観測される．そのため，基板ノイズからも情報が漏洩してしまう危険性が考えられる．本研究では65 nm CMOSプロセスにおいて，オンチップ波形モニタ回路とAES暗号化モジュールを搭載したチップを試作し，基板ノイズ測定を行った．基板ノイズからも鍵の検出に成功し，情報漏洩が存在することを確認した．基板ノイズでの攻撃は電源回路をチップ内に搭載し，電源ブロックを分離して外部に秘密情報が漏れなくなるような実装に対しても基板では分離が行えないため脅威となりうる． |
| （英） | Power supply currents of CMOS digital circuits partly flow through a silicon substrate in their returning (ground) paths. The voltage bounce due to the substrate currents is seen wherever p+ substrate taps on a p-type die and regarded as a substrate noise. An on-chip waveform monitor confirms the side-channel leakage on the silicon substrate from an AES cryptographic module in a 65 nm CMOS demonstrator chip for the first time. The silicon substrate is essentially common to every circuit and inevitably carries the leakage to the observation taps located at the front as well as at the bottom surface of a die, even if the power and ground wires of an AES module are intentionally separated from the other building blocks. Substrate leakage channels may break the hiding of a cryptographic module regarding its location on a die. The physical properties including the distance dependency are experimentally explored. | |
| キーワード | （和） | サイドチャネル攻撃 / 電力解析攻撃 / オンチップモニタ / 基板ノイズ / / / / |
| （英） | Side-channel attack / Power analysis attack / On-chip monitor / substrate noise / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 93, EMCJ2014-10, pp. 1-6, 2014年6月. | |
| 資料番号 | EMCJ2014-10 | |
| 発行日 | 2014-06-13 (EMCJ) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EMCJ2014-10 |
|
| 研究会情報 | |
| 研究会 | EMCJ IEE-EMC |
| 開催期間 | 2014-06-20 - 2014-06-20 |
| 開催地（和） | 神戸大 |
| 開催地（英） | Kobe Univ. |
| テーマ（和） | PCB，情報セキュリティ，EMC一般 |
| テーマ（英） | PCB, Information Security, EMC |
| 講演論文情報の詳細 | |
| 申込み研究会 | EMCJ |
| 会議コード | 2014-06-EMCJ-EMC |
| 本文の言語 | 日本語 |
| タイトル（和） | CMOS暗号回路におけるシリコン基板からのサイドチャネル漏洩 |
| サブタイトル（和） | |
| タイトル（英） | Side-Channel Leakage on Silicon Substrate of CMOS Cryptographic Chip |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-channel attack |
| キーワード(2)（和/英） | 電力解析攻撃 / Power analysis attack |
| キーワード(3)（和/英） | オンチップモニタ / On-chip monitor |
| キーワード(4)（和/英） | 基板ノイズ / substrate noise |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 藤本 大介 / Daisuke Fujimoto / フジモト ダイスケ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 典之 / Noriyuki Miura / ミウラ ノリユキ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 永田 真 / Makoto Nagata / ナガタ マコト |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 林 優一 / Yu-ichi Hayashi / ハヤシ ユウイチ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 本間 尚文 / Naofumi Homma / ホンマ ナオフミ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第6著者 氏名（和/英/ヨミ） | シバム バシーン / Shivam Bhasin / シバム バシーン |
| 第6著者 所属（和/英） | テレコムパリテック (略称： テレコムパリテック) Telecom Paristech (略称： Telecom Paristech) |
| 第7著者 氏名（和/英/ヨミ） | ジャンルック ダンジェ / Jean-Luc Danger / ジャンルック ダンジェ |
| 第7著者 所属（和/英） | テレコムパリテック (略称： テレコムパリテック) Telecom Paristech (略称： Telecom Paristech) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-06-20 10:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | EMCJ |
| 資料番号 | EMCJ2014-10 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.93 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2014-06-13 (EMCJ) |
[研究会発表申込システムのトップページに戻る]