| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-07-28 13:15 PyCoRAMを用いたグラフ処理FPGAアクセラレータ ○高前田(山崎) 伸也・枝元正寛・姚 駿・中島康彦（奈良先端大）  CPSY2014-10 |
|
| 抄録 | （和） | 我々は，FPGAプラットフォームが持つ，BRAMなどのオンチップメモリとDRAMなどのオフチップメモリといったメモリシステムの抽象化による，プログラマビリティと性能を両立する，高効率なFPGAアクセラレータ設計フレームワークPyCoRAMを開発している．本稿では，ポインタチェーン走査といった，不規則なメモリアクセスパターンを持つアプリケーションとして，最短経路探索のダイクストラ法をPyCoRAMを用いてFPGA上に実装し，その性能を評価する．メモリアクセスレイテンシが実行時間に与える影響を評価するために，ダイクストラアクセラレータとオフチップメモリインタフェース間を接続するインターコネクトについて，いくつかの異なる構成で性能評価を行った．その結果，スループット向上を優先し，パイプラインレジスタ等を追加する，広帯域のクロスバー型インターコネクトよりも，メモリレイテンシ削減を優先する，使用リソース量が最小の狭帯域の共有バス型インターコネクトの方が，20%程度高い性能を達成できることが明らかになった． |
| （英） | In order to improve the programmablity of FPGA-based accelerators with higher performance, we are developing PyCoRAM that abstracts away both on-chip memory (such as BRAM) and off-chip memory (such as DRAM) on an FPGA platform. In this paper, we explore the characteristics of PyCoRAM for complicated applications with irregular memory access patterns. We develop the Dijkstra's algorithm on an FPGA with PyCoRAM, as a typical application consisting irregular memory access patterns. In order to measure the impact of on-chip interconnection systems to execution time, we evaluate the accelerator with several variations of interconnection settings. The evaluation results show that the letency-oriented and narrow shared-bus can achieve about 20% higher performance than the throughput-oriented cross-bar with pipeline registers. | |
| キーワード | （和） | FPGA / グラフ処理 / ダイクストラ法 / PyCoRAM / / / / |
| （英） | FPGA / Graph Processing / Dijkstra's Algorithm / PyCoRAM / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 155, CPSY2014-10, pp. 1-6, 2014年7月. | |
| 資料番号 | CPSY2014-10 | |
| 発行日 | 2014-07-21 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-10 |
|
| 研究会情報 | |
| 研究会 | CPSY DC |
| 開催期間 | 2014-07-28 - 2014-07-30 |
| 開催地（和） | 朱鷺メッセ 新潟コンベンションセンター |
| 開催地（英） | Toki Messe, Niigata |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-07-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | PyCoRAMを用いたグラフ処理FPGAアクセラレータ |
| サブタイトル（和） | |
| タイトル（英） | An FPGA-based Graph Processing Accelerator with PyCoRAM |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | グラフ処理 / Graph Processing |
| キーワード(3)（和/英） | ダイクストラ法 / Dijkstra's Algorithm |
| キーワード(4)（和/英） | PyCoRAM / PyCoRAM |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高前田(山崎) 伸也 / Shinya Takamaeda-Yamazaki / タカマエダヤマザキ シンヤ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 枝元 正寛 / Tadahiro Edamoto / エダモト ダタヒロ |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 姚 駿 / Jun Yao / ヤオ ジュン |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-07-28 13:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-10 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.155 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2014-07-21 (CPSY) |
[研究会発表申込システムのトップページに戻る]