| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-07-28 18:15 商用マルチコアCPUにおけるHTMを用いた投機的並列処理の性能評価 ○松野 穣・大津金光・大川 猛・横田隆史（宇都宮大）  CPSY2014-16 |
|
| 抄録 | （和） | 近年普及しているマルチコアプロセッサを効果的に活用する方法としてスレッドレベル並列性を活用した並列処理が必須であり, その性能をさらに向上させる手段として投機的並列処理が有効であると考えられる. しかし投機的並列処理を実現するためには投機処理に伴う大きなオーバーヘッドが生じるため, 高速化にはその影響への対策が不可欠である. そこで投機的並列処理による高速化の実現におけるオーバーヘッドの問題点に対して, 本稿ではハードウェアトランザクショナルメモリを投機失敗時の回復処理に活用することでオーバーヘッドの問題を解決する手法の検討を行う. 投機的並列処理手法の一つであるヘルパースレッドを用いた事前計算手法をダイクストラ法によるグラフの最短経路問題を解くプログラムに適用し, その性能を評価することでハードウェアトランザクショナルメモリを活用した投機的並列処理手法を解析する. |
| （英） | Recently, it becomes essential to use parallel computation utilizing thread level parallelism as a method to utilize a spreading multi-core processor effectively. It is considered that speculative parallel processing is effective as a method to further improve its performance. However, a large overhead occurs to implement speculative parallel processing. Therefore, measures to that overhead is essential. In this paper, we considers the method which solves the problem of the overhead by utilizing the hardware transactional memory for recovery process on speculation failure. We apply a pre-computation method using a helper thread that is one of the speculative parallel processing method to the program of Dijkstra's algorithm that solves the shortest path problem of the graph. And, we analyze the speculative parallel processing method utilizing hardware transactional memory by evaluating its performance. |
|
| キーワード | （和） | ヘルパースレッド / ダイクストラ法 / ハードウェアトランザクショナルメモリ / / / / / |
| （英） | helper thread / dijkstra's algorithm / hardware transactional memory / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 155, CPSY2014-16, pp. 37-42, 2014年7月. | |
| 資料番号 | CPSY2014-16 | |
| 発行日 | 2014-07-21 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-16 |
|
| 研究会情報 | |
| 研究会 | CPSY DC |
| 開催期間 | 2014-07-28 - 2014-07-30 |
| 開催地（和） | 朱鷺メッセ 新潟コンベンションセンター |
| 開催地（英） | Toki Messe, Niigata |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-07-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 商用マルチコアCPUにおけるHTMを用いた投機的並列処理の性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Speculative Parallel Processing Utilizing Hardware Transactional Memory on Commercial Multi-core CPU |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘルパースレッド / helper thread |
| キーワード(2)（和/英） | ダイクストラ法 / dijkstra's algorithm |
| キーワード(3)（和/英） | ハードウェアトランザクショナルメモリ / hardware transactional memory |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松野 穣 / Yutaka Matsuno / マツノ ユタカ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 大川 猛 / Takeshi Ohkawa / オオカワ タケシ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / ヨコタ タカシ |
| 第4著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-07-28 18:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-16 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.155 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2014-07-21 (CPSY) |
[研究会発表申込システムのトップページに戻る]