| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-07-29 11:35 規則・不規則切り替え可能な再構成NoC ○蓼 誠一・河野隆太・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大）  CPSY2014-22 |
|
| 抄録 | （和） | 近年，メニーコア・アーキテクチャでは，コア数が増加の一途を辿っている． 現在，コア間の通信には，パケット転送を用いたネットワークのNetwork-on-Chip(NoC)が広く用いられている．システムの性能向上のために，このネットワークの低遅延化が求められている． 本研究ではNoCの低遅延化のために，新しいアーキテクチャを提案する． 提案アーキテクチャは，チップ起動時に，スタティックなランダムショートカットリンクを構成することができ，不規則なトポロジを生成できる．これによってスモールワールドネットワークをNoCへ導入することができ，低遅延化を実現できる．更に，トーラスのような規則的なトポロジも再現できる．これによって，２次元NoCではネットワークの平均グラフ長を規則的なトポロジに対して最大24.5，3次元NoCでは，44.0%削減できた．ネットワークシミュレーションにおいても，様々なトラフィックパターンに対して，通信遅延を大きく削減することができた． |
| （英） | Recently, the number of cores inside a chip has been increased. Network-on-Chip(NoC) is widely utilized for communication among cores. The reduction of the communication latency in NoCs has been an essential requirement. Here, we propose a novel NoC architecture to reduce the communication latency of NoCs. It configures static random shortcut links when the chip is powered on. By using random shortcut links, we can exploit the benefit of small world network and reduce the latency. Common regular typologies like torus can be also configured. Analysis results show that the average graph length of 2D NoC is reduced by 24.5% and 3D NoC by 44.0% at maximum. The communication latency is drastically reduced for various traffic patterns. |
|
| キーワード | （和） | ネットワークオンチップ / スモールワールドネットワーク / ランダムリンク / / / / / |
| （英） | Network-on-Chip / Small-world network / Random links / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 155, CPSY2014-22, pp. 73-78, 2014年7月. | |
| 資料番号 | CPSY2014-22 | |
| 発行日 | 2014-07-21 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-22 |
|
| 研究会情報 | |
| 研究会 | CPSY DC |
| 開催期間 | 2014-07-28 - 2014-07-30 |
| 開催地（和） | 朱鷺メッセ 新潟コンベンションセンター |
| 開催地（英） | Toki Messe, Niigata |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-07-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 規則・不規則切り替え可能な再構成NoC |
| サブタイトル（和） | |
| タイトル（英） | Alterable uniform and random NoC through rewiring |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ネットワークオンチップ / Network-on-Chip |
| キーワード(2)（和/英） | スモールワールドネットワーク / Small-world network |
| キーワード(3)（和/英） | ランダムリンク / Random links |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 蓼 誠一 / Seiichi Tade / タデ セイイチ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 河野 隆太 / Ryuta Kawano / カワノ リュウタ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松谷 宏紀 / Hiroki Matsutani / マツタニ ヒロキ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ |
| 第4著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第5著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第5著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-07-29 11:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-22 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.155 |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2014-07-21 (CPSY) |
[研究会発表申込システムのトップページに戻る]