| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-08-05 10:25 待機時のデータ保持と待機時消費電力の低減を両立した1電源6-Tr CMOS SRAMの開発 ○伊藤隆祐（中大）・小林伸彰（長岡技科大）・榎本忠儀（中大）  SDM2014-73 ICD2014-42 |
|
| 抄録 | （和） | 低電圧データ書き込み・データ読み出しを可能とし、待機時のデータ保持と低消費電力化を両立した1電源6-Tr CMOS SRAMを開発した。本SRAM実現のため、メモリセルへの供給電圧を書き込み時とデータ保持時に降圧し、読み出し時に昇圧する電圧レベル変換 (Self-controllable Voltage Level；SVL) 回路、ワード線への供給電圧を書き込み時に昇圧し、読み出し時に降圧するSVL回路を開発し、2-kbit、90-nm CMOS SRAMに適用した。電源電圧が1 Vの時、本SRAMの待機時消費電力は0.984 μWで、従来形SRAMの待機時消費電力(10.28 µW) の9.57%であった。改良形SRAMの保持マージンは0.1839 V、従来形SRAMの保持マージンは0.343 Vであった。なお、SVL回路の面積オーバーヘッドは従来形SRAMの1.383 %である。 |
| （英） | We developed and applied a new circuit, called the “Self-controllable Voltage Level (SVL)” circuit, not only to expand both “write” and “read” stabilities, but also to achieve a low standby power dissipation (PST) and a high static-noise margin in a single power supply, 90-nm, 2-kbit, six-transistor CMOS SRAM. The SVL circuit can adaptively lower and higher a word-line voltage for “read” and “write” operations, respectively. It can also adaptively lower and higher a memory cell supply voltage for “write” and “hold” operations, and the “read” operation, respectively. The PST of the developed SRAM is only 0.984 μW, namely, 9.57% of that (10.28 µW) of the conventional SRAM at a supply voltage (VDD) of 1.0 V. A static-noise margin of the developed SRAM is 0.1839 V and that of the conventional SRAM is 0.343 V at VDD of 1.0 V. A Si area overhead of the SVL circuit is only 1.383 % of the conventional SRAM. | |
| キーワード | （和） | CMOS / SRAM / 保持マージン / 待機時消費電力 / リーク電流 / 電圧レベル変換回路 / 面積オーバーヘッド / |
| （英） | CMOS / SRAM / static-noise margin / standby power dissipation / leakage current / Self-controllable Voltage Level (SVL) circuit / area overhead / | |
| 文献情報 | 信学技報, vol. 114, no. 175, ICD2014-42, pp. 59-64, 2014年8月. | |
| 資料番号 | ICD2014-42 | |
| 発行日 | 2014-07-28 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2014-73 ICD2014-42 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2014-08-04 - 2014-08-05 |
| 開催地（和） | 北海道大学 情報教育館（札幌市） |
| 開催地（英） | Hokkaido Univ., Multimedia Education Bldg. |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2014-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 待機時のデータ保持と待機時消費電力の低減を両立した1電源6-Tr CMOS SRAMの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of a Low Standby Power, Six-Transistor CMOS SRAM Employing a Single Power Supply |
| サブタイトル（英） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | 保持マージン / static-noise margin |
| キーワード(4)（和/英） | 待機時消費電力 / standby power dissipation |
| キーワード(5)（和/英） | リーク電流 / leakage current |
| キーワード(6)（和/英） | 電圧レベル変換回路 / Self-controllable Voltage Level (SVL) circuit |
| キーワード(7)（和/英） | 面積オーバーヘッド / area overhead |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 伊藤 隆祐 / Ryusuke Ito / イトウ リュウスケ |
| 第1著者 所属（和/英） | 中央大学 (略称： 中大) Chuo University (略称： Chuo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小林 伸彰 / Nobuaki Kobayashi / コバヤシ ノブアキ |
| 第2著者 所属（和/英） | 長岡技術科学大学 (略称： 長岡技科大) Nagaoka University of Technology (略称： NUT) |
| 第3著者 氏名（和/英/ヨミ） | 榎本 忠儀 / Tadayoshi Enomoto / エノモト タダヨシ |
| 第3著者 所属（和/英） | 中央大学 (略称： 中大) Chuo University (略称： Chuo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-08-05 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2014-73, ICD2014-42 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.174(SDM), no.175(ICD) |
| ページ範囲 | pp.59-64 |
| ページ数 | 6 |
| 発行日 | 2014-07-28 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]